Het Libre-SOC-project, dat zich richt op de ontwikkeling van een open chip met een hybride architectuur in de stijl van de CDC 6600, waarbij de CPU-, VPU- en GPU-instructies niet gescheiden zijn en worden aangeboden in Ć©Ć©n ISA om de grootte en complexiteit van de chip te verminderen, is gevorderd naar de fase van productieoverdracht van het eerste testmonster. Het project werd oorspronkelijk ontwikkeld onder de naam Libre RISC-V, maar werd omgedoopt tot Libre-SOC na de beslissing om RISC-V te vervangen door het gebruik van de OpenPOWER 3.0 instructiesetarchitectuur (ISA).
Het project is gericht op het creƫren van een volledige, volledig open en royaltyvrije systeem-op-een-chip (SoC), die gebruikt kan worden in enkele bordcomputers, netbooks en verschillende draagbare apparaten. Naast de gebruikelijke CPU-instructies en registers, biedt Libre-SOC in ƩƩn functioneel blok van de processor mogelijkheden voor het uitvoeren van vectorbewerkingen en gespecialiseerde berekeningen, die typisch zijn voor VPU en GPU. De chip maakt gebruik van de OpenPOWER-instructiesetarchitectuur, de Simple-V extensie met instructies voor vectorisatie en parallelle gegevensverwerking, evenals gespecialiseerde instructies voor conversie naar ARGB en het uitvoeren van typische 3D-bewerkingen.
GPU-instructies zijn gericht op gebruik met de grafische API Vulkan, terwijl de VPU zich richt op het versnellen van de conversie van YUV naar RGB en het decoderen van formaten zoals MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis en Opus. Voor Mesa wordt een vrije driver ontwikkeld die de mogelijkheden van Libre-SOC gebruikt om een hardwareversnelde software-implementatie van de grafische API Vulkan te bieden. Bijvoorbeeld, Vulkan-shaders kunnen worden getransformeerd via een JIT-engine voor uitvoering met behulp van de gespecialiseerde instructies die beschikbaar zijn in Libre-SOC.
In het volgende testprototype is het plan om de SVP64 (Variable-length Vectorisation) extensie te implementeren, waardoor Libre-SOC kan functioneren als een vectorprocessor (naast 32 64-bits algemene registers zullen er 128 registers voor vectorberekeningen beschikbaar zijn). Het eerste prototype omvat slechts Ć©Ć©n kern die draait op een frequentie van 300 MHz, maar binnen twee jaar wordt een 4-core versie verwacht, gevolgd door een 8-core versie, en op lange termijn zelfs een 64-core versie.
De eerste partij van de chip zal worden geproduceerd door TSMC met gebruik van een 180nm-technologieproces. Alle resultaten van het project worden verspreid onder vrije licenties, inclusief de GDS-II-bestanden met een beschrijving van de volledige topologie van de chip, die voldoende is om met de eigen productie te beginnen. Libre-SOC zal de eerste volledig onafhankelijke chip zijn op basis van de Power-architectuur, geproduceerd door een organisatie die geen IBM is. Bij de ontwikkeling werd de hardware beschrijvingstaal nMigen gebruikt (HDL op basis van Python, zonder gebruik van VHDL en Verilog), de standaardcelbibliotheek FlexLib van het project Chips4Makers en de vrije VLSI-tool Coriolis2 voor conversie van HDL naar GDS-II.
De ontwikkeling van Libre-SOC is gefinancierd door de NLnet Foundation, die 400.000 euro heeft toegewezen voor de creatie van een volledig open chip in het kader van een programma voor het creĆ«ren van verifieerbare en betrouwbare fundamentele technische oplossingen. De chip heeft een formaat van 5,5 Ć 5,9 mm en bevat 130.000 logische poorten. Het bevat vier SRAM-modules van 4KB en een 300 MHz fase-locked loop (PLL) blok.
Bron: opennet.ru
