Release van Coreboot 4.16

De release van het CoreBoot-project 4.16 is gepubliceerd, waarbij een vrij alternatief voor propriëtaire firmware en BIOS wordt ontwikkeld. De code van het project is beschikbaar onder de GPLv2-licentie. Bij het maken van de nieuwe versie waren 170 ontwikkelaars betrokken, die 1770 wijzigingen hebben voorbereid.

Belangrijkste vernieuwingen:

• Ondersteuning toegevoegd voor 33 moederborden, waarvan 22 worden gebruikt in apparaten met Chrome OS of op servers Google. Onder de niet aan Google gerelateerde borden:
  • Acer Aspire VN7-572G
  • AMD Chausie
  • ASROCK H77 Pro4-M
  • ASUS P8Z77-M
  • Emulatie QEMU power9
  • Intel Alderlake-N RVP
  • Prodrive Atlas
  • Star Labs Star Labs StarBook Mk V (i3-1115G4 en i7-1165G7)
  • System76 gaze16 3050, 3060 en 3060-b
• Ondersteuning voor de moederborden Google Corsola, Nasher en Stryke is beëindigd.
• Ondersteuning toegevoegd voor CPU Power9 en SoC AMD Sabrina.
• Een optie toegevoegd om de IME (Intel Management Engine) subsystemen uit te schakelen, die wordt geleverd met de meeste moderne moederborden met Intel-processors en in de vorm van een afzonderlijke microprocessor werkt, onafhankelijk van de CPU en taken uitvoert die moeten worden gescheiden van het besturingssysteem, zoals de verwerking van beveiligde content (DRM), de implementatie van TPM-modules (Trusted Platform Module) en low-level interfaces voor het monitoren en beheren van hardware. Om de IME uit te schakelen in systemen met processors van het Skylake-familie tot en met Alder Lake, wordt de parameter me_state in CMOS gebruikt. Het toewijzen van de waarde 1 aan deze parameter zal de engine uitschakelen. Voor het wijzigen van de CSME-status via CMOS is de methode ‘.enable’ toegevoegd, waarvan de status overeenkomt met de parameter me_state.
• Coreboot-configurator toegevoegd, een eenvoudige grafische interface voor het wijzigen van CMOS-instellingen in Coreboot CBFS, die gebruik maakt van de nvramtool.
• De tool apcb_v3_edit toegevoegd voor het bewerken van binaire bestanden APCB V3 (AMD PSP Customization Block) en om tot 16 SPD (Serial Presence Detect) in te voegen.
• Submodules amd_blobs, arm-trusted-firmware, blobs, chromeec, intel-microcode, qc_blobs en vboot zijn bijgewerkt.
• In MP-init is de code voor de configuratie van LAPIC (Local Advanced Programmable Interrupt Controller) verplaatst.
• Ondersteuning toegevoegd voor ANSI escape-sequenties om belangrijke gebeurtenissen, zoals fouten en waarschuwingen, te markeren bij het weergeven van logs in de interactieve console.
• De functie cbmem_dump_console geïmplementeerd, die lijkt op cbmem_dump_console_to_uart, maar werkt met doorgaans geconfigureerde consoles.
• De instellingen van het Live-image zijn aangepast om te werken met de distributie NixOS 21.11. Ondersteuning voor het iasl-pakket is stopgezet en vervangen door acpica-tools.
• De U-Boot bootloader is bijgewerkt naar versie 2021.10.
• Ondersteuning toegevoegd voor systemen met meer dan 128 CPU-kernen.
• Stuurprogramma toegevoegd voor Semtech sx9360 SAR nabijheidssensoren, gebruikt in Samsung-apparaten.
• Stuurprogramma toegevoegd voor SD-controllers van SGenesys Logic GL9750, toegepast in Chromebooks.
• Ondersteuning toegevoegd voor Ethernet-controllers van Realtek RT8125.
• Stuurprogramma toegevoegd voor Fibocom 5G WWAN ACPI.
• Ondersteuning toegevoegd voor gemengde geheugentopologieën bij gebruik van DDR4.
• Ondersteuning toegevoegd voor specificatie FSP 2.3 (Flexible Software Package).
• Code herschreven voor het berekenen van hashes, gebruikt bij verificatie en beoordeling van de status van CBFS.
• Ondersteuning toegevoegd voor PCI-e Resizable BAR (Base Address Registers) technologie, waarmee de CPU toegang heeft tot al het videogeheugen van de PCI-kaart.

Bovendien wordt een overgangsplan gepresenteerd met de uitgave van 4.18 naar de vierde editie van de resource allocation mechanismen (RESOURCE_ALLOCATOR_V4), waarin ondersteuning is toegevoegd voor het manipuleren van meerdere resource-gebieden, het gebruik van de gehele adresruimte en het alloceren van geheugen boven de 4 GB. In de Coreboot 4.18 release, die in november wordt verwacht, wordt ook het klassieke initialisatie-mechanisme voor multiprocessormodus (LEGACY_SMP_INIT) als verouderd aangekondigd, ter vervanging waarvan de PARALLEL_MP-initialisatiecode komt.

Bron: opennet.ru