Het Libre-SOC-project, dat een open chip ontwikkelt met een hybride architectuur in de CDC 6600-stijl, waarbij, om de omvang en complexiteit van de chip te verminderen, de CPU-, VPU- en GPU-instructies niet gescheiden zijn en in één ISA worden aangeboden , heeft het stadium bereikt waarin het eerste testmonster in productie wordt genomen. Het project werd oorspronkelijk ontwikkeld onder de naam Libre RISC-V, maar werd omgedoopt tot Libre-SOC na het besluit om RISC-V te vervangen door de OpenPOWER 3.0 instructiesetarchitectuur (ISA).
Het project heeft tot doel een compleet, volledig open en royalty-vrij systeem op een chip (SoC) te creëren dat kan worden gebruikt in single-board computers, netbooks en diverse draagbare apparaten. Naast de CPU-specifieke instructies en registers voor algemene doeleinden biedt Libre-SOC de mogelijkheden om vectorbewerkingen en gespecialiseerde berekeningen uit te voeren die typisch zijn voor VPU's en GPU's in een functioneel blok met één processor. De chip maakt gebruik van de OpenPOWER-instructiesetarchitectuur, de Simple-V-extensie met instructies voor vectorisatie en parallelle verwerking van gegevens, evenals gespecialiseerde instructies voor ARGB-conversie en algemene 3D-bewerkingen.
GPU-instructies zijn gericht op gebruik met de Vulkan grafische API, en VPU op het versnellen van YUV-RGB-conversie en decodering van MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3 , AC3, Vorbis-formaten en Opus. Er wordt een gratis driver ontwikkeld voor Mesa die de mogelijkheden van Libre-SOC gebruikt om een hardwareversnelde software-implementatie van de Vulkan grafische API te bieden. Vulkan-shaders kunnen bijvoorbeeld worden vertaald met behulp van een JIT-engine en worden uitgevoerd met behulp van gespecialiseerde instructies die beschikbaar zijn in Libre-SOC.
In het volgende testprototype zijn ze van plan de SVP64-extensie (Variable-length Vectorization) te implementeren, waardoor de Libre-SOC kan worden gebruikt als een vectorprocessor (naast 32 64-bit registers voor algemene doeleinden, zullen er 128 registers worden geleverd voor vectorberekeningen). Het eerste prototype bevat slechts één kern die op 300 MHz draait, maar binnen twee jaar is het de bedoeling om een versie met 4 kernen uit te brengen, vervolgens een versie met 8 kernen en op de lange termijn een versie met 64 kernen.
De eerste batch van de chip zal door TSMC worden geproduceerd met behulp van de 180 nm-procestechnologie. Alle ontwikkelingen van het project worden onder gratis licenties verspreid, inclusief bestanden in het GDS-II-formaat met een beschrijving van de volledige topologie van de chip, voldoende om uw eigen productie te starten. Libre-SOC wordt de eerste volledig onafhankelijke chip gebaseerd op de Power-architectuur die niet door IBM is geproduceerd. De ontwikkeling maakte gebruik van de nMigen hardwarebeschrijvingstaal (HDL gebaseerd op Python, zonder gebruik te maken van VHDL en Verilog), de FlexLib standaard celbibliotheken van het Chips4Makers-project en de gratis Coriolis2 VLSI-toolkit voor het converteren van HDL naar GDS-II.
De ontwikkeling van Libre-SOC werd gefinancierd door de NLnet Foundation, die 400 euro vrijmaakte om een volledig open chip te creëren als onderdeel van een programma om verifieerbare en betrouwbare fundamentele technische oplossingen te creëren. De chip heeft een afmeting van 5.5x5.9 mm en bevat 130 duizend logische poorten. Het bestaat uit vier SRAM-modules van 4 KB en een 300 MHz Phase-Locked Loop (PLL) -eenheid.
Bron: opennet.ru