Imec onthult ideale transistor voor 2nm-procestechnologie

Zoals we weten zal de transitie naar een 3 nm-procestechnologie gepaard gaan met een transitie naar een nieuwe transistorarchitectuur. In Samsung-termen zullen dit bijvoorbeeld MBCFET-transistors (Multi Bridge Channel FET) zijn, waarbij het transistorkanaal eruit zal zien als meerdere kanalen die zich boven elkaar bevinden in de vorm van nanopagina's, aan alle kanten omgeven door een poort (voor meer details , zien archief van ons nieuws van 14 maart).

Volgens ontwikkelaars van het Belgische centrum Imec is dit een progressieve, maar niet ideale, transistorstructuur die gebruik maakt van verticale FinFET-poorten. Ideaal voor technologische processen met elementschalen kleiner dan 3 nm verschillende transistorstructuur, dat door de Belgen werd voorgesteld.

Imec heeft een transistor ontwikkeld met gesplitste pagina's of Forksheet. Dit zijn dezelfde verticale nanopagina's als transistorkanalen, maar gescheiden door een verticaal diëlektricum. Aan de ene kant van het diëlektricum wordt een transistor met een n-kanaal gecreëerd, aan de andere kant met een p-kanaal. En beiden zijn omgeven door een gemeenschappelijke sluiter in de vorm van een verticale ribbe.

Het verkleinen van de afstand op de chip tussen transistors met verschillende geleidbaarheid is een andere grote uitdaging voor verdere procesverkleining. TCAD-simulaties bevestigden dat de split-page-transistor een reductie van 20 procent in het matrijsoppervlak zou opleveren. Over het algemeen zal de nieuwe transistorarchitectuur de standaard logische celhoogte terugbrengen tot 4,3 sporen. De cel wordt eenvoudiger, wat ook geldt voor de vervaardiging van de SRAM-geheugencel.

Een eenvoudige overgang van een nanopagina-transistor naar een gesplitste nanopagina-transistor zal een prestatieverbetering van 10% opleveren met behoud van het verbruik, of een verbruiksvermindering van 24% zonder de prestaties te verhogen. Simulaties voor het 2nm-proces toonden aan dat een SRAM-cel die gescheiden nanopagina's gebruikt, een gecombineerde gebiedsreductie en prestatieverbetering tot 30% zou opleveren met een p- en n-overgangsafstand tot 8 nm.

Bron: 3dnews.ru