In het licht van de naderende barrière in de chipproductie, namelijk de onmogelijkheid om technische processen verder te verkleinen, komt het multi-chip verpakken van kristallen op de voorgrond. De prestaties van toekomstige processors zullen worden afgemeten aan de complexiteit, of beter nog, de complexiteit van de oplossingen. Hoe meer functies aan een kleine processorchip worden toegewezen, hoe krachtiger en efficiënter het hele platform zal zijn. In dit geval zal de processor zelf een platform zijn van een massa heterogene kristallen die met elkaar zijn verbonden door een hogesnelheidsbus, wat niet slechter zal zijn (in termen van snelheid en verbruik) dan wanneer het één monolithisch kristal zou zijn. Met andere woorden: de processor wordt zowel een moederbord als een set uitbreidingskaarten, inclusief geheugen, randapparatuur, enzovoort.
Intel heeft al de implementatie gedemonstreerd van twee eigen technologieën voor het ruimtelijk verpakken van ongelijksoortige kristallen in één pakket. Dit zijn EMIB en . De eerste zijn bruginterfaces die zijn ingebouwd in het "montage"-substraat voor horizontale rangschikking van kristallen, en de tweede is een driedimensionale of gestapelde rangschikking van kristallen die onder meer gebruik maakt van verticale metallisatiekanalen TSV's. Met behulp van EMIB-technologie produceert het bedrijf Stratix X-generatie FPGA's en Kaby Lake G hybride processors, en Foveros-technologie zal in de tweede helft van dit jaar in commerciële producten worden geïmplementeerd. Het zal bijvoorbeeld worden gebruikt voor de productie van Lakefield-laptopprocessors.
Uiteraard zal Intel daar niet bij blijven en actief doorgaan met het ontwikkelen van technologieën voor progressieve chipverpakkingen. Concurrenten doen hetzelfde. Hoe , en Samsung ontwikkelen technologieën voor de ruimtelijke ordening van kristallen (chiplets) en zijn van plan de deken van nieuwe kansen op zich te blijven trekken.
Onlangs, op de SEMICON West-conferentie, sprak Intel opnieuw dat zijn technologieën voor multi-chipverpakkingen zich in een goed tempo ontwikkelen. Het evenement presenteerde drie technologieën, waarvan de implementatie in de nabije toekomst zal plaatsvinden. Het moet gezegd worden dat alle drie de technologieën geen industriestandaard zullen worden. Intel houdt alle ontwikkelingen voor zichzelf en zal deze alleen aan klanten leveren voor contractproductie.
De eerste van drie nieuwe technologieën voor het ruimtelijk verpakken van chiplets is Co-EMIB. Dit is een combinatie van goedkope EMIB-bridge-interfacetechnologie met Foveros-chiplets. Foveros multi-chip stack-ontwerpen kunnen met horizontale EMIB-koppelingen worden verbonden tot complexe systemen zonder dat dit ten koste gaat van de doorvoer of prestaties. Intel beweert dat de latentie en doorvoer van alle meerlaagse interfaces niet slechter zullen zijn dan bij een monolithische chip. Vanwege de extreme dichtheid van heterogene kristallen zullen de algehele prestaties en energie-efficiëntie van de oplossing en interfaces zelfs hoger zijn dan in het geval van een monolithische oplossing.
Voor het eerst zou Co-EMIB-technologie kunnen worden gebruikt om hybride Intel-processors te produceren voor de Aurora-supercomputer, die naar verwachting eind 2021 op de markt zal komen (een gezamenlijk project van Intel en Cray). De prototypeprocessor werd bij SEMICON West getoond als een stapel van 18 kleine chipjes op één grote chip (Foveros), waarvan er een paar horizontaal waren verbonden door een EMIB-verbinding.
De tweede van Intel's drie nieuwe ruimtelijke chipverpakkingstechnologieën heet Omni-Directional Interconnect (ODI). Deze technologie is niets meer dan het gebruik van EMIB- en Foveros-interfaces voor horizontale en verticale elektrische verbinding van kristallen. Wat ODI tot een apart item maakte, was het feit dat het bedrijf de stroomvoorziening voor chiplets in de stack implementeerde met behulp van verticale TSV-verbindingen. Deze aanpak maakt het mogelijk om voedsel effectief te distribueren. Tegelijkertijd wordt de weerstand van 70 μm TSV-kanalen voor stroomvoorziening aanzienlijk verminderd, waardoor het aantal kanalen dat nodig is voor het leveren van stroom zal afnemen en er ruimte op de chip zal worden vrijgemaakt voor bijvoorbeeld transistors.
Ten slotte noemde Intel de chip-naar-chip-interface MDIO de derde technologie voor ruimtelijke verpakking. Dit is de Advanced Interface Bus (AIB) in de vorm van een fysieke laag voor signaaluitwisseling tussen chips. Strikt genomen is dit de tweede generatie van de AIB-bus, die Intel voor DARPA ontwikkelt. In 2017 werd de eerste generatie AIB geïntroduceerd met de mogelijkheid om gegevens over elk contact over te dragen met een snelheid van 2 Gbit/s. De MDIO-bus zorgt voor uitwisseling met een snelheid van 5,4 Gbit/s. Deze link wordt een concurrent van de TSMC LIPINCON-bus. De LIPINCON-overdrachtssnelheid is hoger - 8 Gbit/s, maar Intel MDIO heeft een hogere GB/s-dichtheid per millimeter: 200 versus 67, dus Intel claimt een ontwikkeling die niet slechter is dan die van zijn concurrent.
Bron: 3dnews.ru