Zoals u weet heeft de curator van de PCI Express-interface, de interindustriële groep PCI-SIG, haast om de lange achterstand op schema in te halen bij het op de markt brengen van een nieuwe versie van de PCI Express-bus met specificaties versie 5.0. Hiermee is de definitieve versie van de PCIe 5.0-specificaties goedgekeurd
Specificaties zijn specificaties, maar voor de praktische implementatie van de nieuwe interface zijn werkende silicium en blokken nodig voor licentieverlening aan externe controllerontwikkelaars. Eén van deze besluiten gisteren en vandaag op een conferentie in Taipei
Het in Taiwan getoonde platform maakt gebruik van de preproductiechip van Intel, de Synopsys DesignWare-controller en de fysieke PCIe 5.0-laag van het bedrijf, die onder licentie kan worden gekocht, evenals retimers van Astera Labs. Retimers zijn chips die de integriteit van klokpulsen herstellen bij aanwezigheid van interferentie of bij een zwak signaal.
Zoals u zich kunt voorstellen, neemt de signaalintegriteit af naarmate de snelheid van de gegevensoverdracht op één lijn toeneemt naarmate de communicatielijnen langer worden. Volgens de specificaties voor de PCIe 4.0-lijn is het transmissiebereik zonder gebruik van connectoren op de lijn bijvoorbeeld slechts 30 cm. Voor de PCIe 5.0-lijn zal deze afstand nog korter zijn en zelfs op een dergelijke afstand is het noodzakelijk om rekening te houden met retimers in het controllercircuit. Astera Labs is erin geslaagd retimers te ontwikkelen die zowel in de PCIe 4.0-interface als als onderdeel van de PCIe 5.0-interface kunnen werken, wat op de conferentie werd gedemonstreerd.
Bron: 3dnews.ru