Gisteravond verscheen er een technisch document op internet waarin enkele kenmerken worden beschreven van de verwachte Ryzen 4000-processors gebouwd op de microarchitectuur Zen 3. Over het algemeen leverde het geen bijzondere onthullingen op, maar het bevestigde veel van de aannames die eerder waren gemaakt .
Volgens de documentatie zullen Ryzen 4000-processors (codenaam Vermeer) de chiplet-indeling behouden die werd geïntroduceerd in hun voorgangers van de Zen 2-generatie. Toekomstige massaprocessors zullen, zoals voorheen het geval was, een I/O-chiplet en een of twee CCD's hebben ( Core Complex Die) - chiplets met computerkernen.
Het belangrijkste verschil tussen Zen 3-processors zal de interne structuur van de CCD zijn. Terwijl elke CCD momenteel twee quad-core CCX (Core Complex) bevat, die elk zijn eigen 3 MB L16-cachesegment hebben, zullen de Ryzen 4000-chiplets bestaan uit één acht-core CCX. Het volume van de L3-cache in elke CCX zal worden vergroot van 16 naar 32 MB, maar dit zal uiteraard niet leiden tot een verandering in de totale cachegeheugencapaciteit. Acht-core Ryzen 4000-serie processors, die nu één CCD-chiplet zullen hebben, zullen een 32 MB L3-cache krijgen, en 16-core CPU's met twee CCD-chiplets zullen een 64 MB L3-cache hebben, bestaande uit twee segmenten.
Het is niet nodig om veranderingen in het volume van de L2-cache te verwachten: elke processorkern heeft 512 KB cache op het tweede niveau.
Het vergroten van CCX zal echter een duidelijke impact hebben op de prestaties. Elk van de cores in de Zen 3 zal directe toegang hebben tot een groter deel van de L3-cache, en bovendien zullen meer cores rechtstreeks kunnen communiceren, zonder de Infinity Fabric te omzeilen. Dit betekent dat de Zen XNUMX de inter-core communicatielatentie zal verminderen en de prestatie-impact van de beperkte bandbreedte van de Infinity Fabric-bus van de processor zal verminderen, wat betekent dat de IPC-indicator (instructies uitgevoerd per klok) uiteindelijk zal toenemen.
Tegelijkertijd hebben we het niet over een toename van het aantal cores in consumentenprocessors. Het maximale aantal CCD-chiplets in de Ryzen 4000 zal beperkt zijn tot twee, dus het maximale aantal cores in de processor zal niet groter zijn dan 16.
Ook worden er geen fundamentele veranderingen verwacht met geheugenondersteuning. Zoals uit het document blijkt, blijft de maximaal officieel ondersteunde modus voor de Ryzen 4000 DDR4-3200.
De documentatie geeft geen details over de samenstelling van het modellengamma en de frequenties van de daarin opgenomen processors. Meer gedetailleerde informatie zal blijkbaar bekend worden op 8 oktober, wanneer AMD een speciaal evenement zal houden gewijd aan Ryzen 4000-processors en de Zen 3-microarchitectuur.
Bron:
Bron: 3dnews.ru