Bij Samsung telt elke nanometer: na 7 nm zullen er 6-, 5-, 4- en 3-nm technologische processen zijn

Vandaag Samsung Electronics gerapporteerd over plannen voor de ontwikkeling van technische processen voor de productie van halfgeleiders. Het bedrijf beschouwt de creatie van digitale projecten van experimentele 3-nm-chips op basis van gepatenteerde MBCFET-transistors als de belangrijkste huidige prestatie. Dit zijn transistors met meerdere horizontale nanopaginakanalen in verticale FET-poorten (Multi-Bridge-Channel FET).

Bij Samsung telt elke nanometer: na 7 nm zullen er 6-, 5-, 4- en 3-nm technologische processen zijn

Als onderdeel van een alliantie met IBM ontwikkelde Samsung een iets andere technologie voor de productie van transistors met kanalen die volledig omgeven zijn door poorten (GAA of Gate-All-Around). De kanalen moesten dun worden gemaakt in de vorm van nanodraden. Vervolgens stapte Samsung af van dit schema en patenteerde een transistorstructuur met kanalen in de vorm van nanopagina's. Met deze structuur kunt u de kenmerken van transistors regelen door zowel het aantal pagina's (kanalen) te manipuleren als door de breedte van de pagina's aan te passen. Voor klassieke FET-technologie is een dergelijke manoeuvre onmogelijk. Om het vermogen van een FinFET-transistor te vergroten, is het noodzakelijk om het aantal FET-vinnen op het substraat te vermenigvuldigen, en hiervoor is ruimte nodig. De kenmerken van de MBCFET-transistor kunnen binnen één fysieke poort worden gewijzigd, waarvoor u de breedte van de kanalen en hun aantal moet instellen.

De beschikbaarheid van een digitaal ontwerp (afgeplakt) van een prototypechip voor productie met behulp van het GAA-proces stelde Samsung in staat de grenzen van de mogelijkheden van MBCFET-transistors te bepalen. Houd er rekening mee dat dit nog steeds computermodelgegevens zijn en dat het nieuwe technische proces pas definitief kan worden beoordeeld nadat het in massaproductie is gelanceerd. Er is echter een startpunt. Het bedrijf zei dat de overgang van het 7nm-proces (uiteraard de eerste generatie) naar het GAA-proces een vermindering van 45% in het chipoppervlak en een vermindering van het verbruik met 50% zal opleveren. Als u niet bespaart op het verbruik, kan de productiviteit met 35% worden verhoogd. Eerder zag Samsung besparingen en productiviteitswinsten bij de overstap naar het 3nm-proces vermeld gescheiden door comma's. Het bleek het een of het ander te zijn.

Het bedrijf beschouwt de voorbereiding van een openbaar cloudplatform voor onafhankelijke chipontwikkelaars en fabless-bedrijven als een belangrijk punt in het populariseren van de 3nm-procestechnologie. Samsung heeft de ontwikkelomgeving, projectverificatie en bibliotheken op productieservers niet verborgen. Het SAFE-platform (Samsung Advanced Foundry Ecosystem Cloud) zal beschikbaar zijn voor ontwerpers over de hele wereld. Het SAFE-cloudplatform is tot stand gekomen met de deelname van grote publieke clouddiensten als Amazon Web Services (AWS) en Microsoft Azure. Ontwikkelaars van ontwerpsystemen van Cadence en Synopsys leverden hun ontwerptools binnen SAFE. Dit belooft het eenvoudiger en goedkoper te maken om nieuwe oplossingen voor Samsung-processen te creëren.

Terugkomend op de 3nm-procestechnologie van Samsung, laten we hieraan toevoegen dat het bedrijf de eerste versie van zijn chipontwikkelingspakket presenteerde: 3nm GAE PDK versie 0.1. Met zijn hulp kunt u vandaag beginnen met het ontwerpen van 3nm-oplossingen, of u in ieder geval voorbereiden op dit Samsung-proces wanneer dit wijdverspreid wordt.

Samsung maakt zijn toekomstplannen als volgt bekend. In de tweede helft van dit jaar zal de massaproductie van chips via het 6nm-proces van start gaan. Tegelijkertijd zal de ontwikkeling van de 4nm-procestechnologie worden voltooid. De ontwikkeling van de eerste Samsung-producten die gebruik maken van het 5nm-proces zal dit najaar worden afgerond en de productie zal in de eerste helft van volgend jaar van start gaan. Ook zal Samsung tegen het einde van dit jaar de ontwikkeling van de 18FDS-procestechnologie (18 nm op FD-SOI-wafers) en 1-Gbit eMRAM-chips voltooien. Procestechnologieën van 7 nm tot 3 nm zullen steeds intensiever gebruik maken van EUV-scanners, waardoor elke nanometer telt. Verderop op de weg naar beneden zal elke stap met strijd worden gezet.



Bron: 3dnews.ru

Voeg een reactie