De release van het CoreBoot 4.16-project is gepubliceerd, in het kader waarvan een gratis alternatief voor eigen firmware en BIOS wordt ontwikkeld. De projectcode wordt gedistribueerd onder de GPLv2-licentie. 170 ontwikkelaars namen deel aan de creatie van de nieuwe versie, die 1770 wijzigingen voorbereidden.
Belangrijkste innovaties:
- Ondersteuning toegevoegd voor 33 moederborden, waarvan er 22 worden gebruikt op apparaten met Chrome OS of op Google-servers. Onder de niet-Google-kosten:
- Acer Aspire VN7-572G
- amd chausie
- ASROCK H77 Pro4-M
- ASUS P8Z77-M
- Emulatie QEMU power9
- Intel Alderlake-N RVP
- Prodrive Atlas
- Star Labs Star Labs StarBook Mk V (i3-1115G4 en i7-1165G7)
- Systeem76gaze16 3050, 3060 en 3060-b
- Ondersteuning voor Google Corsola-, Nasher- en Stryke-moederborden is stopgezet.
- Ondersteuning toegevoegd voor Power9 CPU en AMD Sabrina SoC.
- Een optie toegevoegd om het IME-subsysteem (Intel Management Engine) uit te schakelen, dat op de meeste moderne moederborden met Intel-processors wordt geleverd en is geïmplementeerd als een afzonderlijke microprocessor die onafhankelijk van de CPU werkt en taken uitvoert die gescheiden moeten worden van het besturingssysteem, zoals zoals het verwerken van beschermde inhoud (DRM), implementatie van TPM-modules (Trusted Platform Module) en low-level interfaces voor het monitoren en besturen van apparatuur. Om IME uit te schakelen in systemen met processors uit de Skylake-familie tot Alder Lake, wordt de me_state parameter gebruikt in CMOS, waarbij een waarde van 1 wordt toegewezen, waaraan de engine wordt uitgeschakeld. Om de CSME-status via CMOS te wijzigen, is de “.enable”-methode toegevoegd, waarvan de status overeenkomt met de parameter me_state.
- Coreboot-configurator toegevoegd, een eenvoudige GUI voor het wijzigen van CMOS-instellingen in Coreboot CBFS met behulp van het hulpprogramma nvramtool.
- Het hulpprogramma apcb_v3_edit toegevoegd voor het bewerken van binaire bestanden van APCB V3 (AMD PSP Customization Block) en het vervangen van maximaal 16 SPD (Serial Presence Detect) daarin.
- Bijgewerkte submodules amd_blobs, arm-trusted-firmware, blobs, chromeec, intel-microcode, qc_blobs en vboot.
- De code voor het configureren van LAPIC (Local Advanced Programmable Interrupt Controller) is verplaatst naar MP init.
- Ondersteuning toegevoegd voor ANSI-escape-reeksen om belangrijke gebeurtenissen, zoals fouten en waarschuwingen, te markeren bij het weergeven van logboeken in de interactieve console.
- Geïmplementeerde cbmem_dump_console-functie, vergelijkbaar met cbmem_dump_console_to_uart, maar werkt met algemeen geconfigureerde consoles.
- Livebeeldinstellingen zijn aangepast om te werken met de NixOS 21.11-distributie. Het iasl-pakket is stopgezet en vervangen door acpica-tools.
- U-Boot-bootloader is bijgewerkt naar versie 2021.10.
- Ondersteuning toegevoegd voor systemen met meer dan 128 CPU-kernen.
- Stuurprogramma toegevoegd voor Semtech sx9360 SAR-nabijheidssensoren die worden gebruikt in Samsung-apparaten.
- Stuurprogramma toegevoegd voor SGenesys Logic GL9750 SD-controllers gebruikt in Chromebooks.
- Ondersteuning toegevoegd voor Realtek RT8125 Ethernet-controllers.
- Stuurprogramma toegevoegd voor Fibocom 5G WWAN ACPI.
- Ondersteuning toegevoegd voor gemengde geheugentopologieën bij gebruik van DDR4.
- Ondersteuning toegevoegd voor de FSP 2.3-specificatie (Flexible Software Package).
- De code voor het berekenen van hashes die wordt gebruikt bij de verificatie en evaluatie van de CBFS-status is herwerkt
- Ondersteuning toegevoegd voor PCI-e Resizable BAR-technologie (Base Address Registers), waarmee de CPU toegang heeft tot het volledige videogeheugen van de PCI-kaart.
Daarnaast wordt er een transitieplan gepresenteerd vanaf release 4.18 naar de vierde editie van het resourcetoewijzingsmechanisme (RESOURCE_ALLOCATOR_V4), dat ondersteuning toevoegt voor het manipuleren van meerdere resourcebereiken, waarbij de volledige adresruimte wordt gebruikt, en geheugentoewijzing in gebieden boven 4 GB. Coreboot 4.18, verwacht in november, is ook van plan om het klassieke multiprocessor-initialisatiemechanisme (LEGACY_SMP_INIT) af te schaffen en te vervangen door de PARALLEL_MP-initialisatiecode.
Bron: opennet.ru