{"id":103469,"date":"2022-03-03T15:36:38","date_gmt":"2022-03-03T13:36:39","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/intel-amd-i-arm-predstavili-ucie-otkrytyj-standart-dlya-chipletov"},"modified":"2022-03-03T15:36:38","modified_gmt":"2022-03-03T13:36:39","slug":"intel-amd-i-arm-predstavili-ucie-otkrytyj-standart-dlya-chipletov","status":"publish","type":"post","link":"https:\/\/prohoster.info\/nl\/blog\/news\/intel-amd-i-arm-predstavili-ucie-otkrytyj-standart-dlya-chipletov","title":{"rendered":"Intel, AMD en ARM hebben UCIe gepresenteerd, een open standaard voor chiplets","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
De vorming van het UCIe (Universal Chiplet Interconnect Express) consortium is aangekondigd, gericht op de ontwikkeling van open specificaties en de opbouw van een ecosysteem voor chiplet-technologie. Chiplets maken het mogelijk om gecombineerde hybride ge\u00efntegreerde schakelingen (multichipmodules) te cre\u00ebren, bestaande uit onafhankelijke halfgeleidercomponenten die niet zijn gebonden aan \u00e9\u00e9n fabrikant en onderling communiceren via de standaard hoge snelheid interface UCIe.
<\/center> <\/p>\n
Voor de ontwikkeling van een gespecialiseerde oplossing, zoals het cre\u00ebren van een processor met ingebouwde versneller voor machine learning of netwerkoperaties, is het voldoende om gebruik te maken van bestaande chiplets met processorkernen of versnellers die door verschillende fabrikanten worden aangeboden. Als er geen standaard oplossingen beschikbaar zijn, kan een eigen chiplet met de benodigde functionaliteit worden gemaakt met behulp van favoriete technologie\u00ebn en oplossingen. <\/p>\n
Daarna is het voldoende om de geselecteerde chiplets te combineren met behulp van een blokopstelling in de stijl van LEGO (de voorgestelde technologie lijkt op het gebruik van PCIe-borden voor de samenstelling van computeronderdelen, maar dan op het niveau van ge\u00efntegreerde schakelingen). Gegevensuitwisseling en interactie tussen chiplets gebeurt via de hoge-snelheidsinterface UCIe, en voor de samenstelling van blokken wordt de paradigma 'systeem in een behuizing' (SoP, system-on-package) toegepast in plaats van 'systeem op een chip' (SoC, system-on-chip). <\/p>\n
In vergelijking met SoC biedt de chiplet-technologie de mogelijkheid om vervangbare en herbruikbare halfgeleiderblokken te cre\u00ebren die in verschillende apparaten kunnen worden toegepast, wat de ontwikkelingskosten van chips aanzienlijk verlaagt. In systemen die op chiplets zijn gebaseerd, kunnen verschillende architecturen en productieprocessen worden gecombineerd \u2014 omdat elke chiplet afzonderlijk functioneert en met elkaar communiceert via standaardinterfaces, kunnen in \u00e9\u00e9n product blokken met verschillende instructiesetarchitecturen (ISA) worden samengevoegd, zoals RISC-V, ARM en x86. Het gebruik van chiplets vereenvoudigt ook het testen \u2014 elke chiplet kan afzonderlijk worden getest v\u00f3\u00f3r integratie in de uiteindelijke oplossing.
<\/center> <\/p>\n
De gezamenlijke inspanning om chiplet-technologie te bevorderen, heeft deelnemende bedrijven zoals Intel, AMD, ARM, Qualcomm, Samsung, ASE (Advanced Semiconductor Engineering), Google Cloud, Meta\/Facebook, Microsoft en Taiwan Semiconductor Manufacturing Company samengebracht. Aan het publiek is de open specificatie UCIe 1.0 gepresenteerd, die de methoden voor het verbinden van ge\u00efntegreerde circuits op een gemeenschappelijke basis, de protocollestapel, het softwaremodel en het testproces standaardiseert. Voor de interface voor chiplet-verbindingen zijn de ondersteuning voor PCIe (PCI Express) en CXL (Compute Express Link) aangekondigd. \n Bron: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"
![\"Intel,](\"\/wp-content\/uploads\/2022\/03\/df0a0fc13f353218153a6a7017a9df14.jpg\")
<\/center> <\/p>\n![\"Intel,](\"\/wp-content\/uploads\/2022\/03\/35be0baf53df78c988a109496152cf89.jpg\")
<\/center> <\/p>\n