{"id":156210,"date":"2026-02-01T23:12:51","date_gmt":"2026-02-01T21:12:54","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4"},"modified":"2026-02-02T16:58:05","modified_gmt":"2026-02-02T14:58:05","slug":"intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4","status":"publish","type":"post","link":"https:\/\/prohoster.info\/nl\/blog\/news\/intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4","title":{"rendered":"Intel heeft een monster van een enorme AI-chip getoond met vier logische blokken en 12 HBM4-stacks.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

Intel Foundry heeft een promotiedocument<\/a>, dat de geavanceerde oplossingen van het bedrijf voor de ontwikkeling en implementatie van hardware voor kunstmatige intelligentie en high-performance computing uitvoerig beschrijft. Intel heeft ook een 'testmonster van een AI-chip' gedemonstreerd, dat de huidige mogelijkheden van het bedrijf op het gebied van packaging laat zien.<\/p>\n

<\/center>\"Intel<\/p>\n

Intel toonde een systeem in een package (SiP) ter grootte van acht fotomaskers van standaard chips, inclusief vier logische blokken, 12 HBM4-klasse stacks en twee in- en uitgangen. In tegenstelling tot het grootschalige concept met 16 logische blokken en 24 HBM5-stacks, dat vorige maand door het bedrijf werd gepresenteerd, is dit systeem echt geschikt voor productie vanaf vandaag.<\/a> Het is belangrijk op te merken dat Intel Foundry geen werkende AI-accelerator heeft getoond, maar een 'testmonster van een AI-chip' dat laat zien hoe toekomstige processors voor AI en high-performance computing fysiek kunnen worden vervaardigd (of beter gezegd, geassembleerd). Intel toont de gehele constructiemethode die grote rekenblokken, stacks met hoge snelheid geheugen, supersnelle chip-verbindingen en nieuwe voedingsmethoden in \u00e9\u00e9n technologische behuizing verenigt. Deze behuizing verschilt aanzienlijk van wat vandaag de dag bedrijven zoals TSMC bieden. Intel wil laten zien dat processors van de volgende generatie voor high-performance AI een multi-chiplet-constructie kunnen hebben, en Intel Foundry is al in staat om ze te produceren.<\/p>\n

Het is belangrijk op te merken dat Intel Foundry een niet-functionerende AI-versneller heeft getoond, maar een \"testmonster van een AI-chip\", dat demonstreert hoe toekomstige AI- en high-performance computing-processors fysiek kunnen worden gemaakt (of beter gezegd, geassembleerd). Intel toont de hele constructiemethode die grote rekeneenheden, stapels met hoge snelheid geheugen, supersnelle tussen-chipverbindingen en nieuwe voedingen in \u00e9\u00e9n technologisch onderkomen verenigt. Dit onderkomen wijkt aanzienlijk af van wat vandaag de dag bedrijven zoals TSMC aanbieden. Intel wil laten zien dat de processors van de volgende generatie voor high-performance AI een multi-chipstructuur kunnen hebben, en Intel Foundry is al in staat om deze te produceren.<\/p>\n

De getoonde platform is gebaseerd op vier grote logische blokken, vermoedelijk gebouwd volgens het technologieproces Intel 18A (dus met RibbonFET-transistors met een rond slachtoffer en een PowerVia-voeding aan de achterkant), die zijn omgeven door HBM4-geheugengestapeld en I\/O-blokken. Alle belangrijke elementen zijn vermoedelijk verbonden via EMIB-T 2.5D-verbindingen, die direct in de behuizing zijn ge\u00efntegreerd. Intel maakt gebruik van de EMIB-T interchip-interface technologie, die doorlopende siliciumovergangen toevoegt binnen de bruggen, zodat voeding en signalen zowel verticaal als horizontaal kunnen stromen, om de dichtheid van verbindingen en de toevoer van voeding te maximaliseren. Het platform is ontworpen voor UCIe-interfacetechnologie\u00ebn die werken op snelheden van 32 GT\/s en hoger, die blijkbaar ook worden gebruikt voor de aansluiting van C-HBM4E-stapels.<\/p>\n

\"Intel<\/p>\n

De testmonsterversie van de chip laat ook de overgang van Intel naar verticale assemblage zien. De roadmap van de bedrijfstechnologie\u00ebn omvat de Intel 18A-PT technologie, speciaal ontwikkeld voor chiplets die de plaatsing van andere logische chips of geheugen aan de bovenkant impliceren. Chiplets moeten daarom een achterzijdevoeding hebben en gebruik maken van doorlopende en hybride verbindingen. Voor de \"testmonsterversie van de AI-processor\" bevinden de basischips 18A-PT zich onder de rekenchips 18A\/18A-P en fungeren als grote cache-chips of vervullen een andere ondersteunende functie. Voor het verticaal verbinden van chiplets gebruikt Intel een familie van verpakkings technologie\u00ebn genaamd Foveros \u2014 Foveros 2.5D, Foveros-R en Foveros Direct 3D. Deze technologie\u00ebn maken een fijnere koperverbinding tussen actieve chips mogelijk om maximale bandbreedte en energie-effici\u00ebntie voor de bovenste chips te waarborgen. Samen met de EMIB-bruggen stelt deze aanpak Intel in staat om een hybride laterale-verticale assemblage te cre\u00ebren die het bedrijf positioneert als een alternatief voor grote silicium-interposers met een hoger wafereffici\u00ebntie en ratelproductie.<\/p>\n

Voor multi-chip AI-accelerators en high-performance computing is voeding de belangrijkste structurele beperking. Hiervoor moet het Intel-platform alle nieuwste innovaties van Intel op het gebied van energie-effici\u00ebntie samenbrengen, inclusief PowerVia, ingebouwde Omni MIM-condensatoren, decoupling op brugniveau in EMIB-T, eDTC- en eMIM-T-condensatoren op de basischip, evenals ingebouwde CoaxMIL-inductoren ter ondersteuning van semi-ge\u00efntegreerde spanningsregelaars (IVR), die onder elke stapel en onder de behuizing zijn geplaatst (in tegenstelling tot IVR in het geval van CoWoS-L van TSMC, die deel uitmaken van de tussenlaag). Dit multilayernetwerk is ontworpen om stabiliteit in de stroomvoorziening te ondersteunen tijdens generatieve AI-werkbelastingen zonder de spanning te verlagen.<\/p>\n

Met zijn demonstratie probeert Intel duidelijk klanten aan te trekken. Tot nu toe is het onbekend of de nieuwe generatie AI-accelerator met de codenaam Jaguar Shores, die gepland staat voor release in 2027, de architectuur zal gebruiken die Intel vandaag demonstreert.<\/p>\n

Bron:<\/strong><\/p>\n