Ytterligere uplinks i systemlogikkens arkitektur for Intel C620

I arkitekturen til x86-plattformer har det oppstått to retninger som komplementerer hverandre. Ifølge en versjon bør man bevege seg mot integrasjon av beregnings- og styringsressurser i en enkelt brikke. Den andre tilnærmingen følger en fordeling av oppgaver: prosessoren utstyres med en kraftig buss som danner et perifert, skalerbart økosystem. Dette ligger til grunn for topologien i Intel C620-systemlogikken for høytytende plattformer.

Det prinsipielle skillet fra den forrige Intel C610-brikken ligger i utvidelsen av kommunikasjonskanalen mellom prosessoren og periferiutstyret, som inngår i PCH-brikken, ved å bruke PCIe-lenker i tillegg til den tradisjonelle DMI-bussen.

La oss se nærmere på nyhetene i Intel Lewisburg-sydbrikken: hvilke evolusjonære og revolusjonære tilnærminger har utvidet dens fullmakter i kommunikasjon med prosessorene?

Evolusjonære endringer i CPU-PCH kommunikasjon

Innom den evolusjonære tilnærmingen har hovedkommunikasjonskanalen mellom CPU og sydbrikken, som er DMI-bussen (Direct Media Interface), fått støtte for PCIe x4 Gen3-modus med en ytelse på 8.0 GT/S. Tidligere, i Intel C610 PCH, ble kommunikasjonen mellom prosessoren og systemlogikken utført i PCIe x4 Gen 2-modus med en båndbredde på 5.0 GT/S.

Sammenligning av funksjonaliteten til systemlogikken Intel C610 og C620

Vi merker oss at dette subsystemet er betydelig mer konservativt enn de innebygde PCIe-portene i prosessoren, som vanligvis brukes for tilkobling av GPU-er og NVMe-lagringsenheter, hvor PCIe 3.0 lenge har blitt brukt, og overgangen til PCI Express Gen4 er på trappene.

Revolusjonære endringer i CPU-PCH kommunikasjon

Revolusjonære endringer inkluderer tillegget av nye PCIe-kanaler for kommunikasjon mellom CPU og PCH, kalt Additional Uplinks. Fysisk består dette av to PCI Express-porter som opererer i PCIe x8 Gen3 og PCIe x16 Gen3-modus, begge ved 8.0 GT/S.

For interaksjonen mellom CPU og Intel C620 PCH brukes 3 busser: DMI og to PCI Express-porter.

Hva krevde en gjennomgang av den eksisterende kommunikasjonstopologien med Intel C620? For det første kan PCH integrere opptil 4 nettverkskontrollere av typen 10GbE med RDMA-funksjonalitet. For det andre er det nye og raskere generasjonen av Intel QuickAssist Technology (QAT)-ko prosessorer ansvarlig for kryptering av nettverkstrafikk og kommunikasjon med lagringssystemet, og de tilbyr maskinvarestøtte for komprimering og kryptering. Og til slutt — "innovasjonsmotoren" — Innovation Engine, som kun vil være tilgjengelig for OEM-produsenter.

Skalerbarhet og fleksibilitet

En viktig egenskap er muligheten for valgfritt valg av ikke bare topologien til PCH-tilkoblingen, men også prioriteringene for de interne ressursene til brikken i tilgangen til høyhastighets kommunikasjon med prosessoren(e). I tillegg, i den spesielle tilstanden EPO (EndPoint Only Mode), kobles PCH til som en vanlig PCI Express-enhet som inneholder ressursene 10 GbE og Intel QAT. Samtidig er den klassiske DMI-grensesnittet, samt en rekke Legacy-undersystemer, vist i svart på diagrammet, koblet fra.

Den interne arkitekturen til Intel C620 PCH-brikken

Teoretisk gjør dette det mulig å bruke mer enn én Intel C620 PCH-brikke i systemet, og dermed skalere funksjonaliteten til 10 GbE og Intel QAT i henhold til ytelseskravene. Samtidig kan Legacy-funksjoner, som bare trengs i en enkelt kopi, kun aktiveres på én av de installerte PCH-brikkene.

Dermed vil den endelige beslutningen i designet ligge hos plattformutvikleren, basert på både teknologiske og markedsføringsfaktorer i henhold til posisjoneringen av hvert enkelt produkt.

Kilde: habr.com