Utgivelse av Coreboot 4.22.

CoreBoot 4.22-prosjektet er tilgjengelig, og i denne versjonen utvikles et fritt alternativ til proprietær firmware og BIOS. Koden for prosjektet distribueres under GPLv2-lisensen. 135 utviklere deltok i opprettelsen av den nye versjonen, med 977 endringer. Det bemerkes at fra og med neste utgave vil prosjektet gå over til et nytt versjonssystem, som bruker datoen (år.måned.oppdatering) for navngivning, for eksempel i februar 2024 vil utgaven bli 24.02.00 i stedet for versjon 4.23.

Hovedendringer:

• Den innledende implementeringen av AMD openSIL-plattformen (Open-Source Silicon Initialization Library) er lagt til, noe som utvikler komponenter for å forenkle opprettingen av firmware.
• Støtte for 17 hovedkort er lagt til. 11 av de nye kortene brukes på enheter med Chrome OS eller på servere Google. Kortene som ikke er knyttet til Google:
  • AMD Onyx
  • Intel Meteorlake-P RVP
  • Purism Librem 11
  • Purism Librem L1UM v2
  • Siemens FA EHL
  • Supermicro X11SSW-F
• Støtte for SoC AMD Genoa er lagt til.
• For x86-arkitekturen, på stadier før minneinitialisering, er det implementert støtte for seksjonen «.data», som gjør det mulig å bruke definisjoner av globale variabler i C-koden. På oppstartblokkstadiet knyttes dataene umiddelbart etter koden og plasseres deretter i hurtigminnet, ved å bruke konseptet Cache-As-RAM (VMA).
• For x86-systemer, på ramstage-stadiet og stadier før minneinitialisering, er det lagt til støtte for hurtigminne til CBFS-filsystemet, som brukes til å plassere Coreboot-komponenter på Flash. CBFS-cachen gjør det mulig å pakke ut CBFS-filer ved å bruke funksjonen cbfs_map() uten å reservere et eget minneområde for filen. For å konfigurere størrelsen på cachen er parameterne PRERAM_CBFS_CACHE_SIZE og RAMSTAGE_CBFS_CACHE_SIZE foreslått.
• Muligheten for å integrere romstage i oppstartblokken (bootblock) er lagt til. Leveringen av romstage som en del av oppstartblokken kan redusere koden med 10-20 tusen linjer. Situasjoner der det kan være behov for separat levering av romstage inkluderer konfigurasjoner med vboot eller fallback-modus, samt enheter med begrenset størrelse på oppstartblokken (Intel APL 32K) eller for treg startlagringsenhet (noen ARM SoC).
• API-et for å bestemme om det finnes en ekstern skjerm på enheter med Intel-brikker er lagt til i gfx.
• Det er implementert muligheten til å legge til en kontrollsjekk for VBIOS ved fylling av VFCT-tabellen i pci_rom. Denne kontrollsjekken sjekkes av noen AMD-drivere for Windows.
• Endringer har blitt lagt til for å kjøre Windows på enkelte Chromebook-enheter med Coreboot.
• Generering av ACPI-tabeller for enheter basert på ARM64-arkitekturen er implementert.
• Kompatibiliteten med ACPI-spesifikasjoner er forbedret.
• Innstillingene for MRC (Memory Reference Code) for SNB+MRC-kort er flyttet til DeviceTree-strukturen.
• Payload-komponentene basert på U-Boot og edk2 er oppdatert.
• Verktøysettet er oppdatert: GMP 6.3.0, binutils 2.41 og MPFR 4.2.1.
• Hovedgrenen i Git-repositoriet er omdøpt fra «master» til «main».

Kilde: opennet.ru