ARM har avduket sin nyeste prosessordesign, Cortex-A77. I likhet med fjorårets Cortex-A76, er denne kjernen designet for avanserte oppgaver i smarttelefoner og en lang rekke enheter. I den har utvikleren som mål å øke antall instruksjoner som utføres per klokke (IPC). Klokkehastigheter og strømforbruk holdt seg omtrent på Cortex-A76-nivået.
For øyeblikket har ARM som mål å raskt øke ytelsen til kjernene sine. I henhold til planene, fra og med 73 Cortex-A2016 og frem til 2020 Hercules-design, har selskapet til hensikt å øke CPU-kraften med 2,5 ganger. Allerede overgangene fra 16 nm til 10 nm og deretter til 7 nm gjorde det mulig å øke klokkefrekvensen, og i kombinasjon med Cortex-A75 og deretter Cortex-A76-arkitekturen, ifølge ARM-estimater, en 1,8 ganger økning i ytelsen. er oppnådd til dags dato. Nå vil Cortex-A77-kjernen tillate, på grunn av økningen i IPC, å øke ytelsen med ytterligere 20 % ved samme klokkefrekvens. Det vil si at en 2,5-dobling i 2020 blir ganske reell.
Til tross for 20 % økning i IPC, anslår ARM at A77s strømforbruk ikke har økt. Avveiningen i dette tilfellet er at A77-brikkeområdet er omtrent 17 % større enn A76 med samme prosesseringsstandarder. Som et resultat vil kostnadene for en individuell kjerne øke litt. Hvis vi sammenligner ARMs prestasjoner med industriledere, er det verdt å si at AMD i Zen 2 oppnådde en IPC-økning på 15 % sammenlignet med Zen+, mens IPC-verdien til Intel-kjerner har holdt seg omtrent den samme i mange år.
Utførelsesvinduet for å endre sekvensen av kommandoer (vindusstørrelse uten rekkefølge) er økt med 25 % til 160 enheter, noe som gjør at kjernen kan øke parallelliteten til beregninger. Til og med Cortex-A76 hadde en stor Branch Target Buffer, og Cortex-A77 økte den med ytterligere 33 % til 8 KB, noe som gjør at grenprediksjonsenheten effektivt kan takle økningen i antall parallelle instruksjoner.
En enda mer interessant innovasjon er en helt ny 1,5 KB cache som lagrer makrooperasjoner (MOPs) returnert fra dekodingsmodulen. ARM-prosessorarkitekturen dekoder instruksjoner fra brukerapplikasjonen til mindre makrooperasjoner, og bryter dem deretter ned i mikrooperasjoner som sendes til utførelseskjernen. MOP-cachen brukes til å redusere virkningen av tapte grener og flushes fordi makrooperasjoner nå lagres i en separat blokk og ikke krever omkoding - og dermed øker den totale kjernegjennomstrømningen. I noen arbeidsmengder er den nye blokken et ekstremt nyttig tillegg til standard instruksjonsbuffer.
En fjerde ALU-blokk og en andre grenblokk er lagt til utførelseskjernen. Den fjerde ALUen øker den totale prosessorgjennomstrømningen med 1,5 ganger ved å aktivere enkeltsyklusinstruksjoner (som ADD og SUB) og push-pull heltallsoperasjoner som multiplikasjon. De to andre ALU-ene kan bare håndtere grunnleggende enkeltsyklusinstruksjoner, mens den siste blokken er lastet med mer komplekse matematiske operasjoner som divisjon, multiplisere-akkumulere osv. En andre grenblokk i utførelseskjernen dobler antallet samtidige grenoverganger. core kan håndtere arbeid, noe som er nyttig i tilfeller der to av de seks kommandoene som sendes er relatert til grenoverganger. Intern testing hos ARM har vist ytelsesfordeler ved å bruke denne andre grenblokken.
Andre kjerneendringer inkluderer tillegg av en andre AES-krypteringspipeline, økt minnebåndbredde, en forbedret neste generasjons dataforhåndshentingsmotor for å forbedre strømeffektiviteten samtidig som systemets DRAM-gjennomstrømning økes, cache-optimaliseringer og mer.
De største gevinstene sees i Cortex-A77 i heltalls- og flyttalloperasjoner. Dette støttes av ARMs interne SPEC-benchmarks, som viser ytelsesgevinster på 20 % og 35 % i henholdsvis heltalls- og flyttalloperasjoner. Minnebåndbreddeforbedringer er et sted i området 15-20 %. Totalt sett gir optimaliseringer og endringer i A77 en gjennomsnittlig økning på 20 prosent i ytelse sammenlignet med forrige generasjon. Med nyere teknologinormer som 7nm ULV, kan vi få ytterligere fordeler i endelige brikker.
ARM utviklet Cortex-A77 for å fungere i en 4+4 big.LITTLE kombinasjon (4 kraftige kjerner og 4 enkle energieffektive). Men gitt det økte området til den nye arkitekturen, kan mange produsenter, for å spare penger, introdusere 1+3+4 eller 2+2+4 kombinasjoner, som allerede er aktivt praktisert, der bare en eller to kjerner vil være fullverdig, uklippet A77.
Kilde: 3dnews.ru