Denne morgenen i Seoul, Sør-Korea, holdt Intel "Memory and Storage Day 2019"-arrangementet dedikert til fremtidige planer i minne- og solid-state drive-markedet. Der snakket selskapets representanter om fremtidige Optane-modeller, fremgang i utviklingen av fem-bits PLC NAND (Penta Level Cell) og andre lovende teknologier som den planlegger å promotere i løpet av de kommende årene. Intel snakket også om ønsket om å introdusere ikke-flyktig RAM i stasjonære datamaskiner på lang sikt og om nye modeller av kjente SSD-er for dette segmentet.
Den mest uventede delen av Intels presentasjon om pågående utvikling var historien om PLC NAND – en enda tettere type flash-minne. Selskapet understreker at i løpet av de siste to årene har den totale mengden data produsert i verden doblet seg, så stasjoner basert på fire-bit QLC NAND ser ikke lenger ut til å være en god løsning på dette problemet - industrien trenger noen alternativer med høyere lagringstetthet. Utgangen skal være Penta-Level Cell (PLC) flashminne, som hver celle lagrer fem databiter samtidig. Dermed vil hierarkiet av flashminnetyper snart se ut som SLC-MLC-TLC-QLC-PLC. Den nye PLC NAND vil kunne lagre fem ganger mer data sammenlignet med SLC, men selvfølgelig med lavere ytelse og pålitelighet, siden kontrolleren må skille mellom 32 forskjellige ladetilstander i cellen for å skrive og lese fem biter .
Det er verdt å merke seg at Intel ikke er alene i sin søken etter å lage enda tettere flashminne. Toshiba snakket også om planene om å lage PLC NAND under Flash Memory Summit som ble holdt i august. Intels teknologi er imidlertid vesentlig forskjellig: Selskapet bruker flytende-gate-minneceller, mens Toshibas design er bygget rundt ladefellebaserte celler. Med økende informasjonslagringstetthet ser en flytende port ut til å være den beste løsningen, siden den minimerer gjensidig påvirkning og flyt av ladninger i cellene og gjør det mulig å lese data med færre feil. Intels design er med andre ord bedre egnet for å øke tettheten, noe som bekreftes av testresultater av kommersielt tilgjengelig QLC NAND laget ved hjelp av forskjellige teknologier. Slike tester viser at datanedbrytning i QLC-minneceller basert på en flytende gate skjer to til tre ganger langsommere enn i QLC NAND-celler med ladningsfelle.
På denne bakgrunnen ser informasjonen om at Micron bestemte seg for å dele sin flashminneutvikling med Intel, blant annet på grunn av ønsket om å bytte til å bruke ladefelleceller, ganske interessant ut. Intel forblir forpliktet til den originale teknologien og implementerer den systematisk i alle nye løsninger.
I tillegg til PLC NAND, som fortsatt er under utvikling, har Intel til hensikt å øke lagringstettheten til informasjon i flash-minne ved å bruke andre, rimeligere teknologier. Spesielt bekreftet selskapet den forestående overgangen til masseproduksjon av 96-lags QLC 3D NAND: den vil bli brukt i en ny forbrukerstasjon .
Dette vil bli etterfulgt av mestring av produksjonen av 144-lags QLC 3D NAND - det vil treffe produksjonsstasjoner neste år. Det er merkelig at Intel så langt har benektet enhver intensjon om å bruke trippellodding av monolittiske krystaller, så mens 96-lagsdesignet innebærer vertikal montering av to 48-lags krystaller, vil 144-lagsteknologien tilsynelatende være basert på 72-lags. "halvfabrikata".
Sammen med økningen i antall lag i QLC 3D NAND-krystaller, har Intel-utviklere ennå ikke tenkt å øke kapasiteten til krystallene selv. Basert på 96- og 144-lags teknologier vil de samme terabitkrystallene bli produsert som første generasjon 64-lags QLC 3D NAND. Dette skyldes ønsket om å gi SSD-er basert på den et akseptabelt ytelsesnivå. De første SSD-ene som bruker 144-lags minne vil være Arbordale+ serverstasjoner.
Kilde: 3dnews.ru