Som du vet, har kuratoren for PCI Express-grensesnittet, den interindustrielle gruppen PCI-SIG, det travelt med å gjøre opp for det lange etterslepet etter planen med å bringe på markedet en ny versjon av PCI Express-bussen med spesifikasjoner versjon 5.0. Den endelige versjonen av PCIe 5.0-spesifikasjonene er godkjent av denne , og på nyåret skal enheter med støtte for den oppdaterte bussen dukke opp på markedet. La oss minne deg på at sammenlignet med PCIe 4.0, vil overføringshastigheten langs PCIe 5.0-linjen dobles til 32 gigatransaksjoner per sekund (32 GT/s).
Spesifikasjoner er spesifikasjoner, men for den praktiske implementeringen av det nye grensesnittet er det nødvendig med fungerende silisium og blokker for lisensiering til tredjeparts kontrollerutviklere. En av disse beslutningene i går og i dag på en konferanse i Taipei selskapene Astera Labs, Synopsys og Intel. Det hevdes at dette er den første helhetlige løsningen som er fullt klar for implementering i produksjon og for lisensiering.
Plattformen som vises i Taiwan bruker Intels pre-produksjonsbrikke, Synopsys DesignWare-kontroller og selskapets PCIe 5.0 fysiske lag, som kan kjøpes på lisens, samt retimere fra Astera Labs. Retimere er brikker som gjenoppretter integriteten til klokkepulser i nærvær av interferens eller i tilfelle et svakt signal.
Som du kan forestille deg, ettersom hastigheten på dataoverføring på én linje øker, har signalintegriteten en tendens til null når kommunikasjonslinjene forlenges. For eksempel, i henhold til spesifikasjonene for PCIe 4.0-linjen, er overføringsrekkevidden uten bruk av kontakter på linjen kun 30 cm. For PCIe 5.0-linjen vil denne avstanden være enda kortere og selv på en slik avstand er det nødvendig å inkludere retimere i kontrollerkretsen. Astera Labs klarte å utvikle retimere som kan fungere både i PCIe 4.0-grensesnittet og som en del av PCIe 5.0-grensesnittet, som ble demonstrert på konferansen.
Kilde: 3dnews.ru