De færreste vet at ARC-prosessorarkitekturen er en av de vanligste arkitekturene sammen med ARM, MIPS og x86. ARC-arkitekturen ble utviklet på 1980-tallet og brukes i en rekke mikrokontrollere for et bredt spekter av høyteknologiske produkter, og hvert år ca. enheter.
Nylig kunngjorde Synopsys Corporation en ny generasjon av 32- og 64-bits ARC-prosessorkjerner, som lover å tredoble ytelsen sammenlignet med forgjengerne, og som også vil tillate å bygge systemer-på-brikke med 12 kjerner. Dermed vil de nye kjernene tillate Synopsys å konkurrere med ARM på en rekke nye områder.
"Innebygde applikasjoner som SSD-kontrollere eller nettverk blir stadig mer komplekse, og krever betydelige ytelsesgevinster med begrenset kraft og størrelse," sa John Koeter, senior visepresident for markedsføring og intellektuell eiendomsstrategi hos Synopsys. "Med utgivelsen av den nye ARCv3-arkitekturen og ARC HS5x- og HS6x-kjernene, vil utviklere kunne møte de økende ytelseskravene til deres SoC-er i dag og i fremtiden."
Nye Synopsys DesignWare ARC-prosessorfamilier inkluderer 32-bits kjerner og 64-bits kjerner . De nylig annonserte prosessorene er rettet mot et bredt spekter av applikasjoner som solid-state drive (SSD) kontrollere, nettverkskontrollere, autopiloter for kjøretøy, infotainmentsystemer for biler og mange andre. Tatt i betraktning de økende kravene til RAM, vil 64-bit ARC HD6x tillate deg å lage systemer med 4,5 PB DRAM, mens enheter basert på ARC HD5x må begrense seg til mindre volumer. Imidlertid vil de faktiske mengder støttet RAM mest sannsynlig bli diktert av operativsystemet som brukes, og de synlige fordelene med 64-bits CPUer vil bli diktert av en bredere pipeline og en større registerfil.
Når det gjelder arkitekturene DesignWare ARC HS5x og DesignWare ARC HS6x, støtter de ARCv3 instruksjonssettet, som kan utvides med APEX (ARC Processor EXtensions) instruksjoner hvis noen av klientene trenger noe spesifikt. I tillegg er ARC HS57D utstyrt med en ARCv3DSP digital signalprosessor med støtte for 150 kommandoer. De nye kjernene har en rørledningsdybde på 10 trinn, kan utføre to instruksjoner per klokkesyklus, og er også utstyrt med en 128-bits flytende kommaenhet. Samtidig støtter de mest avanserte versjonene av kjerner en cache på andre nivå (L2) på opptil 16 MB i størrelse.
Når vi snakker om ytelse, hevder Synopsys 3 DMIPS per MHz i heltallsberegninger, samt 5,1 CoreMark per MHz, som er veldig bra for miniatyrkjerner med minimalt strømforbruk. Så 3 DMIPS per MHz er høyere enn for ganske kraftige prosessorer , mens 5,1 CoreMark per MHz er høyere enn noen
|
Prosessorkjerner Synopsys DesignWare ARC HS5x og HS6x |
|||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| Kommandosett | ARCv3 | ||||
| APEX-instruksjoner | Støttes | ||||
| Litt dybde | 32-bit | 64-bit | |||
| Instruksjoner per syklus | 2 | ||||
| Transportbåndets lengde | 10 trinn | ||||
| DSP | - | ARCv3DSP 150 instruksjoner |
- | - | - |
| FPU-nøyaktighet | FP16, FP32, FP64 | ||||
| Prosessorklynge | 12 kjerner | ||||
| Akseleratorer per klynge | 16 boostere | ||||
| L1 | Instruksjonsbuffer + Databuffer | ||||
| L2 | - | - | 16 MB | - | 16 MB |
| Maksimal minnekapasitet | 64 GB (avhengig av OS) | 4,5 Petabyte | |||
| Frekvens (ved t/p 16FFC) | 1,8 GHz | ||||
| DMIPS | 5400 DMIPS per kjerne / 3 DMIPS per MHz | ||||
| CoreMark | 9180 CoreMark per kjerne / 5,1 CoreMark per MHz | ||||
En av nøkkelfunksjonene til den nye DesignWare ARC HS5x- og DesignWare ARC HS6x-familien er muligheten til å lage system-on-chip (SoC) med 12 prosessorkjerner for generell bruk og 16 spesialiserte akseleratorer. Hver kjerne/akselerator i en slik prosessor kjører med sin egen klokkehastighet og bruker sitt eget kraftundersystem for å maksimere energieffektiviteten. Sammen med de nye kjernene tilbyr Synopsys også en cache-sammenhengende forbindelse på brikken med en dataoverføringshastighet på 800 GB/s.
Denne typen SoC basert på ARC-arkitekturen er ikke veldig vanlig i dag, men å ta hensyn til lovende prosessorer for autopilotsystemer, datalagring, dataflytkontroll, multikjerner og ulike typer akseleratorer vil komme godt med. Sistnevnte vil gjøre det mulig for Synopsys å konkurrere med ARM-kjerner om plass i SoC for disse applikasjonene, noe som ikke har skjedd før. Dermed har SSD-produsenten Starblaze allerede blitt interessert i DesignWare ARC HS5x- og DesignWare ARC HS6x-kjernene.
"Innbygde utviklere med høy ytelse møter stadig nye utfordringer når det gjelder å oppnå høy ytelse med store mengder minne og kraft- og størrelsesbegrensninger," sa Bruce Cheng, sjefforsker ved Starblaze. "Multi-core evnene til Synopsys' nye 32-bits ARC HS5x- og 64-biters HS6x-prosessorer vil gjøre oss i stand til å oppnå nye nivåer av strømeffektivitet som ikke tilbys av andre prosessorer på markedet."
Synopsys vil begynne å tilby ARC-kjerner HS56, HS57D, HS58, HS66, HS68, samt deres multiprosessorversjoner HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP, med start i tredje kvartal 2020. I tillegg vil selskapet tilby ARC MetaWare Development Toolkit for å lage brikker basert på disse kjernene, samt en simulator og verifikator for å sjekke funksjonaliteten til SoC før implementering i silisium. Når det gjelder støtte fra operativsystemer, vil de nye kjernene være kompatible med en rekke Linux-distribusjoner, Zephyr, samt ulike typer proprietære operativsystemer.
Kilde: 3dnews.ru