Utgivelsen av CoreBoot 4.14-prosjektet har blitt presentert, der et gratis alternativ til proprietær firmware og BIOS utvikles. 215 utviklere deltok i opprettelsen av den nye versjonen, som forberedte 3660 endringer.
Hovedinnovasjoner:
- Implementert innledende støtte for AMD Cezanne APUer og generell koderefaktorering for å støtte AMD SoCs. Standardkoden for AMD SoC ble samlet, noe som gjorde det mulig å bruke komponenter som allerede var tilgjengelige for Picasso SoC i koden for AMD Cezanne.
- Støtte for andre og tredje generasjons Intel Xeon Scalable (Xeon-SP) serverprosessorer - SkyLake-SP (SKX-SP) og CooperLake-SP (CPX-SP) - har blitt stabilisert og anerkjent som klare for produksjonsimplementeringer. SKX-SP-koden brukes til å støtte OCP TiogaPass hovedkort, og CPX-SP brukes til å støtte OCP DeltaLake. Kodebasen er optimert og samlet for å støtte ulike generasjoner av Xeon-SP.
- Lagt til støtte for 42 hovedkort, hvorav 25 brukes på enheter med Chrome OS eller på Google-servere. Blant gebyrene som ikke er fra Google:
- AMD Bilby og AMD Majolica;
- GIGABYTE GA-D510UD;
- HP 280 G2;
- Intel Alderlake-M RVP, Intel Alderlake-M RVP, Intel Elkhartlake LPDDR4x CRB og Intel shadowmountain;
- Kontron COMe-mAL10;
- MSI H81M-P33 (MS-7817 v1.2);
- Pine64 ROCKPro64;
- Purism Librem 14;
- System76 darp5, galp3-c, gaze15, oryp5 og oryp6.
- Støtte for Intel Cannonlake U LPDDR4 RVP, Intel Cannonlake U LPDDR4 RVP og Google Boldar hovedkort er avviklet.
- Et sentralisert ACPI GNVS-rammeverk er introdusert, som brukes i stedet for APM_CNT_GNVS_UDPATE SMI-behandlerne og nå brukes til å initialisere standard ACPI GNVS-tabellelementer.
- CBFS-filsystemformatet som brukes til å være vert for Coreboot-komponenter på Flash, er endret. Endringene reflekterte forberedelser til implementering av muligheten til å sertifisere enkeltfiler med digital signatur.
Kilde: opennet.ru