Ett skritt frem, to skritt tilbake. Om en NAND-flashcelle med 16 bits skrevet til hver , da kan og bør vi snakke om å skrive fem biter inn i en celle. Og de sier. På Flash Memory Summit 2019, Toshiba ideen om å gi ut en 5-bits NAND PLC-celle som neste trinn etter å ha mestret produksjonen av NAND QLC-minne.
Overgangen til NAND PLC-minne vil legge til ytterligere 25 % til kapasiteten til flash-arrays sammenlignet med NAND QLC. Nesten ut av det blå og for de samme pengene vil en 256 GB SSD bli til en 320 GB en. Slitasjemotstanden, påliteligheten og hastigheten til flash-minnet vil imidlertid lide. Dette vil neppe stoppe bransjen. Det er bare at stasjoner med NAND PLC-minne vil være kjernen i de løsningene der hyppig omskriving ikke er nødvendig, men tilgangshastighet er viktig. For eksempel for innspilling av arkiver. Han spiller i de samme portene , når musikk, filmer og andre kategorier av data er tatt opp strengt i deres forhåndsbestemte minneområder.
Den forventede slitestyrken til NAND PLC-minne vil reduseres for 10 nm-klasseprosessteknologien fra 70 omskrivings- (slette-) sykluser til 35 sykluser. For 3D NAND-minne kan disse tallene være høyere, siden produksjonen bruker større teknologiske prosesser. Antallet sykluser kan økes ved å gjøre kontrollere mer komplekse når det gjelder mer komplekse feilrettingsblokker, men kontrolleren vil allerede ha som oppgave å dekode ikke et 16-nivås signal i en QLC-celle, men et 32-nivås signal i en PLC celle.
Du må også forstå at det vil være enda mindre plass for lading (nivåopptak) i en PLS-celle enn i en QLC-celle, eller cellearealet for 32-nivåopptak må økes. Hvis dette ikke gjøres, vil påliteligheten til opptaket reduseres eller kontrolleren blir mer komplisert. Med et ord, det er noe å snakke om. Hvis industrien bestemmer seg for å bytte til minne med en fem-bits celle, vil dette ikke skje før i 2021.
Kilde: 3dnews.ru