ਸਦਮੇ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਦੇ ਅਧੀਨ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਣਾਂ ਦਾ ਭਰੋਸੇਯੋਗਤਾ ਵਿਸ਼ਲੇਸ਼ਣ - ਇੱਕ ਸੰਖੇਪ ਜਾਣਕਾਰੀ

ਜਰਨਲ: ਸਦਮਾ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ 16 (2009) 45-59
ਲੇਖਕ: ਰੌਬਿਨ ਅਲਿਸਟੇਅਰ ਐਮੀ, ਗੁਗਲੀਏਲਮੋ ਐਸ. ਐਗਲੀਟੀ (ਈ-ਮੇਲ: [ਈਮੇਲ ਸੁਰੱਖਿਅਤ]), ਅਤੇ ਗਾਈ ਰਿਚਰਡਸਨ
ਲੇਖਕਾਂ ਦੀਆਂ ਮਾਨਤਾਵਾਂ: ਐਸਟ੍ਰੋਨਾਟਿਕਲ ਰਿਸਰਚ ਗਰੁੱਪ, ਸਾਊਥੈਮਪਟਨ ਯੂਨੀਵਰਸਿਟੀ, ਸਕੂਲ ਆਫ਼ ਇੰਜੀਨੀਅਰਿੰਗ ਸਾਇੰਸਜ਼, ਸਾਊਥੈਮਪਟਨ, ਯੂ.ਕੇ.
ਸਰੀ ਸੈਟੇਲਾਈਟ ਟੈਕਨਾਲੋਜੀ ਲਿਮਿਟੇਡ, ਗਿਲਡਫੋਰਡ, ਸਰੀ, ਯੂ.ਕੇ

ਕਾਪੀਰਾਈਟ 2009 ਹਿੰਦਵੀ ਪਬਲਿਸ਼ਿੰਗ ਕਾਰਪੋਰੇਸ਼ਨ। ਇਹ ਕ੍ਰਿਏਟਿਵ ਕਾਮਨਜ਼ ਐਟ੍ਰਬ੍ਯੂਸ਼ਨ ਲਾਇਸੈਂਸ ਦੇ ਤਹਿਤ ਵੰਡਿਆ ਗਿਆ ਇੱਕ ਓਪਨ ਐਕਸੈਸ ਲੇਖ ਹੈ, ਜੋ ਕਿਸੇ ਵੀ ਮਾਧਿਅਮ ਵਿੱਚ ਅਪ੍ਰਬੰਧਿਤ ਵਰਤੋਂ, ਵੰਡ ਅਤੇ ਪ੍ਰਜਨਨ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦਾ ਹੈ, ਬਸ਼ਰਤੇ ਅਸਲ ਕੰਮ ਦਾ ਸਹੀ ਢੰਗ ਨਾਲ ਹਵਾਲਾ ਦਿੱਤਾ ਗਿਆ ਹੋਵੇ।

ਟਿੱਪਣੀ. ਭਵਿੱਖ ਵਿੱਚ, ਇਹ ਉਮੀਦ ਕੀਤੀ ਜਾਂਦੀ ਹੈ ਕਿ ਸਾਰੇ ਆਧੁਨਿਕ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਣਾਂ ਵਿੱਚ ਸਦਮੇ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਲੋਡਾਂ ਦਾ ਸਾਮ੍ਹਣਾ ਕਰਨ ਦੀ ਸਮਰੱਥਾ ਨੂੰ ਕਾਇਮ ਰੱਖਦੇ ਹੋਏ ਵੱਧਦੀ ਕਾਰਜਸ਼ੀਲਤਾ ਹੋਵੇਗੀ। ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਨਾਂ ਦੇ ਗੁੰਝਲਦਾਰ ਜਵਾਬ ਅਤੇ ਅਸਫਲਤਾ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਕਾਰਨ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਨ ਦੀ ਪ੍ਰਕਿਰਿਆ ਮੁਸ਼ਕਲ ਹੈ, ਇਸਲਈ ਵਰਤਮਾਨ ਵਿੱਚ ਮੌਜੂਦਾ ਢੰਗ ਗਣਨਾ ਦੀ ਸ਼ੁੱਧਤਾ ਅਤੇ ਲਾਗਤ ਵਿਚਕਾਰ ਇੱਕ ਸਮਝੌਤਾ ਹੈ।
ਗਤੀਸ਼ੀਲ ਲੋਡ ਦੇ ਅਧੀਨ ਕੰਮ ਕਰਦੇ ਸਮੇਂ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਣਾਂ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਰੋਸੇਯੋਗ ਅਤੇ ਤੇਜ਼ ਭਵਿੱਖਬਾਣੀ ਉਦਯੋਗ ਲਈ ਬਹੁਤ ਮਹੱਤਵਪੂਰਨ ਹੈ। ਇਹ ਲੇਖ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਣਾਂ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਨ ਵਿੱਚ ਸਮੱਸਿਆਵਾਂ ਦਰਸਾਉਂਦਾ ਹੈ ਜੋ ਨਤੀਜਿਆਂ ਨੂੰ ਹੌਲੀ ਕਰਦੇ ਹਨ। ਇਹ ਵੀ ਧਿਆਨ ਵਿੱਚ ਰੱਖਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਕਿ ਭਰੋਸੇਯੋਗਤਾ ਮਾਡਲ ਆਮ ਤੌਰ 'ਤੇ ਕਈ ਸਮਾਨ ਹਿੱਸਿਆਂ ਲਈ ਸਾਜ਼ੋ-ਸਾਮਾਨ ਦੀਆਂ ਸੰਰਚਨਾਵਾਂ ਦੀ ਇੱਕ ਵਿਸ਼ਾਲ ਸ਼੍ਰੇਣੀ ਨੂੰ ਧਿਆਨ ਵਿੱਚ ਰੱਖਦੇ ਹੋਏ ਬਣਾਇਆ ਜਾਂਦਾ ਹੈ। ਭਰੋਸੇਯੋਗਤਾ ਪੂਰਵ-ਅਨੁਮਾਨ ਦੇ ਤਰੀਕਿਆਂ ਦੀਆਂ ਚਾਰ ਸ਼੍ਰੇਣੀਆਂ (ਹਵਾਲਾ ਵਿਧੀਆਂ, ਟੈਸਟ ਡੇਟਾ, ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਅਤੇ ਅਸਫਲਤਾ ਦੇ ਭੌਤਿਕ ਕਾਰਨਾਂ ਦਾ ਮਾਡਲਿੰਗ - ਅਸਫਲਤਾ ਦਾ ਭੌਤਿਕ ਵਿਗਿਆਨ) ਇੱਕ ਜਾਂ ਕਿਸੇ ਹੋਰ ਢੰਗ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦੀ ਸੰਭਾਵਨਾ ਨੂੰ ਚੁਣਨ ਲਈ ਇਸ ਲੇਖ ਵਿੱਚ ਤੁਲਨਾ ਕੀਤੀ ਗਈ ਹੈ। ਇਹ ਨੋਟ ਕੀਤਾ ਗਿਆ ਹੈ ਕਿ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਨਾਂ ਵਿੱਚ ਜ਼ਿਆਦਾਤਰ ਅਸਫਲਤਾਵਾਂ ਥਰਮਲ ਲੋਡ ਕਾਰਨ ਹੁੰਦੀਆਂ ਹਨ, ਪਰ ਇਹ ਸਮੀਖਿਆ ਕਾਰਵਾਈ ਦੌਰਾਨ ਸਦਮੇ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਕਾਰਨ ਹੋਣ ਵਾਲੀਆਂ ਅਸਫਲਤਾਵਾਂ 'ਤੇ ਕੇਂਦ੍ਰਿਤ ਹੈ।

ਅਨੁਵਾਦਕ ਦਾ ਨੋਟ। ਲੇਖ ਇਸ ਵਿਸ਼ੇ 'ਤੇ ਸਾਹਿਤ ਦੀ ਸਮੀਖਿਆ ਹੈ. ਇਸਦੀ ਮੁਕਾਬਲਤਨ ਬੁਢਾਪੇ ਦੇ ਬਾਵਜੂਦ, ਇਹ ਵੱਖ-ਵੱਖ ਤਰੀਕਿਆਂ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਭਰੋਸੇਯੋਗਤਾ ਦਾ ਮੁਲਾਂਕਣ ਕਰਨ ਦੀ ਸਮੱਸਿਆ ਲਈ ਇੱਕ ਸ਼ਾਨਦਾਰ ਜਾਣ-ਪਛਾਣ ਵਜੋਂ ਕੰਮ ਕਰਦਾ ਹੈ।

1. ਸ਼ਬਦਾਵਲੀ

BGA ਬਾਲ ਗਰਿੱਡ ਐਰੇ।
ਡੀਆਈਪੀ ਡਿਊਲ ਇਨ-ਲਾਈਨ ਪ੍ਰੋਸੈਸਰ, ਕਈ ਵਾਰ ਡਿਊਲ ਇਨ-ਲਾਈਨ ਪੈਕੇਜ ਵਜੋਂ ਜਾਣਿਆ ਜਾਂਦਾ ਹੈ।
FE ਸੀਮਿਤ ਤੱਤ।
PGA ਪਿੰਨ ਗਰਿੱਡ ਐਰੇ।
PCB ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡ, ਕਈ ਵਾਰ PWB (ਪ੍ਰਿੰਟਿਡ ਵਾਇਰਿੰਗ ਬੋਰਡ) ਵਜੋਂ ਜਾਣਿਆ ਜਾਂਦਾ ਹੈ।
PLCC ਪਲਾਸਟਿਕ ਲੀਡ ਚਿੱਪ ਕੈਰੀਅਰ.
PTH ਪਲੇਟਡ ਥਰੂ ਹੋਲ, ਕਈ ਵਾਰ ਪਿੰਨ ਥਰੂ ਹੋਲ ਵਜੋਂ ਜਾਣਿਆ ਜਾਂਦਾ ਹੈ।
QFP ਕਵਾਡ ਫਲੈਟ ਪੈਕ - ਗੁੱਲ ਵਿੰਗ ਵਜੋਂ ਵੀ ਜਾਣਿਆ ਜਾਂਦਾ ਹੈ।
SMA ਸ਼ੇਪ ਮੈਮੋਰੀ ਅਲੌਇਸ।
SMT ਸਰਫੇਸ ਮਾਉਂਟ ਤਕਨਾਲੋਜੀ.

ਮੂਲ ਲੇਖਕਾਂ ਤੋਂ ਨੋਟ: ਇਸ ਲੇਖ ਵਿੱਚ, ਸ਼ਬਦ "ਕੰਪੋਨੈਂਟ" ਇੱਕ ਖਾਸ ਇਲੈਕਟ੍ਰਾਨਿਕ ਯੰਤਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜਿਸਨੂੰ ਇੱਕ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ ਵਿੱਚ ਸੋਲਡ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਸ਼ਬਦ "ਪੈਕੇਜ" ਇੱਕ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ ਦੇ ਕਿਸੇ ਵੀ ਹਿੱਸੇ (ਆਮ ਤੌਰ 'ਤੇ ਕੋਈ ਵੀ SMT ਜਾਂ DIP ਕੰਪੋਨੈਂਟ) ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। "ਅਟੈਚਡ ਕੰਪੋਨੈਂਟ" ਸ਼ਬਦ ਕਿਸੇ ਵੀ ਸੰਯੁਕਤ ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡ ਜਾਂ ਕੰਪੋਨੈਂਟ ਸਿਸਟਮ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ, ਇਸ ਗੱਲ 'ਤੇ ਜ਼ੋਰ ਦਿੰਦਾ ਹੈ ਕਿ ਜੁੜੇ ਹੋਏ ਹਿੱਸਿਆਂ ਦਾ ਆਪਣਾ ਪੁੰਜ ਅਤੇ ਕਠੋਰਤਾ ਹੈ। (ਕ੍ਰਿਸਟਲ ਪੈਕੇਜਿੰਗ ਅਤੇ ਭਰੋਸੇਯੋਗਤਾ 'ਤੇ ਇਸ ਦੇ ਪ੍ਰਭਾਵ ਬਾਰੇ ਲੇਖ ਵਿੱਚ ਚਰਚਾ ਨਹੀਂ ਕੀਤੀ ਗਈ ਹੈ, ਇਸਲਈ "ਪੈਕੇਜ" ਸ਼ਬਦ ਨੂੰ ਇੱਕ ਜਾਂ ਕਿਸੇ ਹੋਰ ਕਿਸਮ ਦੇ "ਕੇਸ" ਵਜੋਂ ਸਮਝਿਆ ਜਾ ਸਕਦਾ ਹੈ - ਲਗਭਗ ਅਨੁਵਾਦ।)

2. ਸਮੱਸਿਆ ਦਾ ਬਿਆਨ

PCB 'ਤੇ ਲਗਾਏ ਗਏ ਸਦਮੇ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਲੋਡ PCB ਸਬਸਟਰੇਟ, ਕੰਪੋਨੈਂਟ ਪੈਕੇਜਾਂ, ਕੰਪੋਨੈਂਟ ਟਰੇਸ, ਅਤੇ ਸੋਲਡਰ ਜੋੜਾਂ 'ਤੇ ਤਣਾਅ ਪੈਦਾ ਕਰਦੇ ਹਨ। ਇਹ ਤਣਾਅ ਸਰਕਟ ਬੋਰਡ ਵਿੱਚ ਝੁਕਣ ਵਾਲੇ ਪਲਾਂ ਅਤੇ ਕੰਪੋਨੈਂਟ ਦੀ ਪੁੰਜ ਜੜਤਾ ਦੇ ਸੁਮੇਲ ਕਾਰਨ ਹੁੰਦੇ ਹਨ। ਸਭ ਤੋਂ ਮਾੜੀ ਸਥਿਤੀ ਵਿੱਚ, ਇਹ ਤਣਾਅ ਹੇਠਾਂ ਦਿੱਤੇ ਅਸਫਲ ਮੋਡਾਂ ਵਿੱਚੋਂ ਇੱਕ ਦਾ ਕਾਰਨ ਬਣ ਸਕਦੇ ਹਨ: ਪੀਸੀਬੀ ਡੈਲਮੀਨੇਸ਼ਨ, ਸੋਲਡਰ ਜੋੜ ਅਸਫਲਤਾ, ਲੀਡ ਅਸਫਲਤਾ, ਜਾਂ ਕੰਪੋਨੈਂਟ ਪੈਕੇਜ ਅਸਫਲਤਾ। ਜੇਕਰ ਇਹਨਾਂ ਵਿੱਚੋਂ ਕੋਈ ਇੱਕ ਅਸਫਲਤਾ ਮੋਡ ਵਾਪਰਦਾ ਹੈ, ਤਾਂ ਡਿਵਾਈਸ ਦੀ ਪੂਰੀ ਅਸਫਲਤਾ ਸੰਭਾਵਤ ਤੌਰ 'ਤੇ ਪਾਲਣਾ ਕਰੇਗੀ। ਓਪਰੇਸ਼ਨ ਦੌਰਾਨ ਅਨੁਭਵ ਕੀਤਾ ਅਸਫਲਤਾ ਮੋਡ ਪੈਕੇਜਿੰਗ ਦੀ ਕਿਸਮ, ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ, ਅਤੇ ਨਾਲ ਹੀ ਮੋੜਨ ਦੇ ਪਲਾਂ ਅਤੇ ਜੜਤ ਸ਼ਕਤੀਆਂ ਦੀ ਬਾਰੰਬਾਰਤਾ ਅਤੇ ਐਪਲੀਟਿਊਡ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ। ਇਲੈਕਟ੍ਰਾਨਿਕ ਸਾਜ਼ੋ-ਸਾਮਾਨ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਵਿਸ਼ਲੇਸ਼ਣ ਵਿੱਚ ਹੌਲੀ ਪ੍ਰਗਤੀ ਇਨਪੁਟ ਕਾਰਕਾਂ ਅਤੇ ਅਸਫਲਤਾ ਮੋਡਾਂ ਦੇ ਅਨੇਕ ਸੰਜੋਗਾਂ ਦੇ ਕਾਰਨ ਹੈ ਜਿਨ੍ਹਾਂ 'ਤੇ ਵਿਚਾਰ ਕਰਨ ਦੀ ਲੋੜ ਹੈ।

ਇਸ ਭਾਗ ਦਾ ਬਾਕੀ ਹਿੱਸਾ ਵੱਖ-ਵੱਖ ਇਨਪੁਟ ਕਾਰਕਾਂ ਨੂੰ ਇੱਕੋ ਸਮੇਂ 'ਤੇ ਵਿਚਾਰ ਕਰਨ ਦੀ ਮੁਸ਼ਕਲ ਨੂੰ ਸਮਝਾਉਣ ਦੀ ਕੋਸ਼ਿਸ਼ ਕਰੇਗਾ।

ਵਿਚਾਰਨ ਲਈ ਪਹਿਲਾ ਗੁੰਝਲਦਾਰ ਕਾਰਕ ਆਧੁਨਿਕ ਇਲੈਕਟ੍ਰੋਨਿਕਸ ਵਿੱਚ ਉਪਲਬਧ ਪੈਕੇਜ ਕਿਸਮਾਂ ਦੀ ਵਿਸ਼ਾਲ ਸ਼੍ਰੇਣੀ ਹੈ, ਕਿਉਂਕਿ ਹਰੇਕ ਪੈਕੇਜ ਵੱਖ-ਵੱਖ ਕਾਰਨਾਂ ਕਰਕੇ ਅਸਫਲ ਹੋ ਸਕਦਾ ਹੈ। ਹੈਵੀ ਕੰਪੋਨੈਂਟ ਇਨਰਸ਼ੀਅਲ ਲੋਡ ਲਈ ਵਧੇਰੇ ਸੰਵੇਦਨਸ਼ੀਲ ਹੁੰਦੇ ਹਨ, ਜਦੋਂ ਕਿ SMT ਕੰਪੋਨੈਂਟਸ ਦੀ ਪ੍ਰਤੀਕਿਰਿਆ ਸਰਕਟ ਬੋਰਡ ਦੀ ਵਕਰਤਾ 'ਤੇ ਜ਼ਿਆਦਾ ਨਿਰਭਰ ਹੁੰਦੀ ਹੈ। ਨਤੀਜੇ ਵਜੋਂ, ਇਹਨਾਂ ਬੁਨਿਆਦੀ ਅੰਤਰਾਂ ਦੇ ਕਾਰਨ, ਇਹਨਾਂ ਕਿਸਮਾਂ ਦੇ ਭਾਗਾਂ ਵਿੱਚ ਪੁੰਜ ਜਾਂ ਆਕਾਰ ਦੇ ਅਧਾਰ ਤੇ ਵੱਡੇ ਪੱਧਰ 'ਤੇ ਵੱਖ-ਵੱਖ ਅਸਫਲਤਾ ਮਾਪਦੰਡ ਹਨ। ਇਹ ਸਮੱਸਿਆ ਮਾਰਕੀਟ ਵਿੱਚ ਉਪਲਬਧ ਨਵੇਂ ਭਾਗਾਂ ਦੇ ਲਗਾਤਾਰ ਉਭਰਨ ਨਾਲ ਹੋਰ ਵਧ ਗਈ ਹੈ। ਇਸ ਲਈ, ਕਿਸੇ ਵੀ ਪ੍ਰਸਤਾਵਿਤ ਭਰੋਸੇਯੋਗਤਾ ਪੂਰਵ-ਅਨੁਮਾਨ ਵਿਧੀ ਨੂੰ ਭਵਿੱਖ ਵਿੱਚ ਕੋਈ ਵਿਹਾਰਕ ਉਪਯੋਗ ਕਰਨ ਲਈ ਨਵੇਂ ਭਾਗਾਂ ਦੇ ਅਨੁਕੂਲ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ। ਵਾਈਬ੍ਰੇਸ਼ਨ ਲਈ ਇੱਕ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ ਦੀ ਪ੍ਰਤੀਕਿਰਿਆ ਕੰਪੋਨੈਂਟਸ ਦੀ ਕਠੋਰਤਾ ਅਤੇ ਪੁੰਜ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਜੋ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ ਦੇ ਸਥਾਨਕ ਪ੍ਰਤੀਕਿਰਿਆ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦੇ ਹਨ। ਇਹ ਜਾਣਿਆ ਜਾਂਦਾ ਹੈ ਕਿ ਸਭ ਤੋਂ ਭਾਰੀ ਜਾਂ ਸਭ ਤੋਂ ਵੱਡੇ ਹਿੱਸੇ ਉਹਨਾਂ ਸਥਾਨਾਂ ਵਿੱਚ ਵਾਈਬ੍ਰੇਸ਼ਨ ਪ੍ਰਤੀ ਬੋਰਡ ਦੇ ਪ੍ਰਤੀਕ੍ਰਿਆ ਨੂੰ ਮਹੱਤਵਪੂਰਣ ਰੂਪ ਵਿੱਚ ਬਦਲਦੇ ਹਨ ਜਿੱਥੇ ਉਹ ਸਥਾਪਿਤ ਕੀਤੇ ਗਏ ਹਨ। PCB ਮਕੈਨੀਕਲ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ (ਯੰਗਜ਼ ਮਾਡਿਊਲਸ ਅਤੇ ਮੋਟਾਈ) ਭਰੋਸੇਯੋਗਤਾ ਨੂੰ ਅਜਿਹੇ ਤਰੀਕਿਆਂ ਨਾਲ ਪ੍ਰਭਾਵਿਤ ਕਰ ਸਕਦੀਆਂ ਹਨ ਜਿਨ੍ਹਾਂ ਦਾ ਅੰਦਾਜ਼ਾ ਲਗਾਉਣਾ ਮੁਸ਼ਕਲ ਹੁੰਦਾ ਹੈ।

ਇੱਕ ਸਖ਼ਤ ਪੀਸੀਬੀ ਲੋਡ ਦੇ ਅਧੀਨ ਪੀਸੀਬੀ ਦੇ ਸਮੁੱਚੀ ਪ੍ਰਤੀਕਿਰਿਆ ਦੇ ਸਮੇਂ ਨੂੰ ਘਟਾ ਸਕਦਾ ਹੈ, ਪਰ ਉਸੇ ਸਮੇਂ, ਅਸਲ ਵਿੱਚ ਭਾਗਾਂ 'ਤੇ ਲਾਗੂ ਝੁਕਣ ਦੇ ਪਲਾਂ ਨੂੰ ਸਥਾਨਕ ਤੌਰ 'ਤੇ ਵਧਾ ਸਕਦਾ ਹੈ (ਇਸ ਤੋਂ ਇਲਾਵਾ, ਥਰਮਲ ਤੌਰ 'ਤੇ ਪ੍ਰੇਰਿਤ ਅਸਫਲਤਾ ਦੇ ਦ੍ਰਿਸ਼ਟੀਕੋਣ ਤੋਂ, ਇਹ ਅਸਲ ਵਿੱਚ ਵਧੇਰੇ ਨਿਰਧਾਰਤ ਕਰਨਾ ਬਿਹਤਰ ਹੈ। ਅਨੁਕੂਲ PCB, ਕਿਉਂਕਿ ਇਹ ਪੈਕੇਜਿੰਗ 'ਤੇ ਲਗਾਏ ਗਏ ਥਰਮਲ ਤਣਾਅ ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ - ਲੇਖਕ ਦਾ ਨੋਟ)। ਸਥਾਨਕ ਝੁਕਣ ਵਾਲੇ ਪਲਾਂ ਦੀ ਬਾਰੰਬਾਰਤਾ ਅਤੇ ਐਪਲੀਟਿਊਡ ਅਤੇ ਸਟੈਕ 'ਤੇ ਲਗਾਏ ਗਏ ਇਨਰਸ਼ੀਅਲ ਲੋਡ ਵੀ ਸਭ ਤੋਂ ਵੱਧ ਸੰਭਾਵਤ ਅਸਫਲਤਾ ਮੋਡ ਨੂੰ ਪ੍ਰਭਾਵਤ ਕਰਦੇ ਹਨ। ਉੱਚ ਆਵਿਰਤੀ ਵਾਲੇ ਘੱਟ ਐਪਲੀਟਿਊਡ ਲੋਡ ਕਾਰਨ ਢਾਂਚੇ ਦੀ ਥਕਾਵਟ ਅਸਫਲਤਾ ਹੋ ਸਕਦੀ ਹੈ, ਜੋ ਅਸਫਲਤਾ ਦਾ ਮੁੱਖ ਕਾਰਨ ਹੋ ਸਕਦੀ ਹੈ (ਘੱਟ/ਉੱਚ ਚੱਕਰੀ ਥਕਾਵਟ, LCF ਪਲਾਸਟਿਕ ਵਿਕਾਰ (N_f <10^6) ਦੁਆਰਾ ਪ੍ਰਭਾਵਿਤ ਅਸਫਲਤਾਵਾਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ, ਜਦੋਂ ਕਿ HCF ਲਚਕੀਲੇ ਵਿਕਾਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਅਸਫਲਤਾਵਾਂ , ਆਮ ਤੌਰ 'ਤੇ (N_f > 10^6 ) ਤੋਂ ਅਸਫਲਤਾ [56] - ਲੇਖਕ ਦਾ ਨੋਟ) ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ 'ਤੇ ਤੱਤਾਂ ਦੀ ਅੰਤਮ ਵਿਵਸਥਾ ਅਸਫਲਤਾ ਦੇ ਕਾਰਨ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰੇਗੀ, ਜੋ ਕਿ ਅੰਦਰੂਨੀ ਲੋਡ ਦੇ ਕਾਰਨ ਵਿਅਕਤੀਗਤ ਹਿੱਸੇ ਵਿੱਚ ਤਣਾਅ ਦੇ ਕਾਰਨ ਹੋ ਸਕਦੀ ਹੈ। ਜਾਂ ਸਥਾਨਕ ਝੁਕਣ ਵਾਲੇ ਪਲ। ਅੰਤ ਵਿੱਚ, ਮਨੁੱਖੀ ਕਾਰਕਾਂ ਅਤੇ ਉਤਪਾਦਨ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਪ੍ਰਭਾਵ ਨੂੰ ਧਿਆਨ ਵਿੱਚ ਰੱਖਣਾ ਜ਼ਰੂਰੀ ਹੈ, ਜੋ ਸਾਜ਼-ਸਾਮਾਨ ਦੀ ਅਸਫਲਤਾ ਦੀ ਸੰਭਾਵਨਾ ਨੂੰ ਵਧਾਉਂਦਾ ਹੈ.

ਇੰਪੁੱਟ ਕਾਰਕਾਂ ਅਤੇ ਉਹਨਾਂ ਦੇ ਗੁੰਝਲਦਾਰ ਪਰਸਪਰ ਪ੍ਰਭਾਵ ਦੀ ਇੱਕ ਮਹੱਤਵਪੂਰਣ ਸੰਖਿਆ 'ਤੇ ਵਿਚਾਰ ਕਰਦੇ ਸਮੇਂ, ਇਹ ਸਪੱਸ਼ਟ ਹੋ ਜਾਂਦਾ ਹੈ ਕਿ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਣਾਂ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਨ ਲਈ ਇੱਕ ਪ੍ਰਭਾਵੀ ਤਰੀਕਾ ਅਜੇ ਤੱਕ ਕਿਉਂ ਨਹੀਂ ਬਣਾਇਆ ਗਿਆ ਹੈ। ਇਸ ਮੁੱਦੇ 'ਤੇ ਲੇਖਕਾਂ ਦੁਆਰਾ ਸਿਫ਼ਾਰਸ਼ ਕੀਤੀ ਸਾਹਿਤ ਸਮੀਖਿਆਵਾਂ ਵਿੱਚੋਂ ਇੱਕ ਆਈਈਈਈ [26] ਵਿੱਚ ਪੇਸ਼ ਕੀਤੀ ਗਈ ਹੈ। ਹਾਲਾਂਕਿ, ਇਹ ਸਮੀਖਿਆ ਮੁੱਖ ਤੌਰ 'ਤੇ ਭਰੋਸੇਯੋਗਤਾ ਮਾਡਲਾਂ ਦੇ ਕਾਫ਼ੀ ਵਿਆਪਕ ਵਰਗੀਕਰਨ 'ਤੇ ਕੇਂਦਰਿਤ ਹੈ, ਜਿਵੇਂ ਕਿ ਸੰਦਰਭ ਸਾਹਿਤ ਤੋਂ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਨ ਦਾ ਤਰੀਕਾ, ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ, ਅਸਫਲਤਾ ਦੀਆਂ ਸਥਿਤੀਆਂ ਦਾ ਕੰਪਿਊਟਰ ਮਾਡਲਿੰਗ (ਫਿਜ਼ਿਕਸ-ਆਫ-ਫੇਲਿਓਰ ਰਿਲੀਬਿਲਟੀ (ਪੀਓਐਫ)), ਅਤੇ ਅਸਫਲਤਾਵਾਂ ਨੂੰ ਸੰਬੋਧਿਤ ਨਹੀਂ ਕਰਦਾ ਹੈ। ਸਦਮੇ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਦੇ ਕਾਰਨ ਕਾਫ਼ੀ ਵੇਰਵੇ ਵਿੱਚ। ਫਾਊਚਰ ਐਟ ਅਲ [17] ਥਰਮਲ ਅਸਫਲਤਾਵਾਂ 'ਤੇ ਮਹੱਤਵਪੂਰਨ ਜ਼ੋਰ ਦੇ ਨਾਲ, ਆਈਈਈਈ ਸਮੀਖਿਆ ਲਈ ਇੱਕ ਸਮਾਨ ਰੂਪਰੇਖਾ ਦਾ ਪਾਲਣ ਕਰੋ। PoF ਤਰੀਕਿਆਂ ਦੇ ਵਿਸ਼ਲੇਸ਼ਣ ਦੀ ਪਿਛਲੀ ਸੰਖੇਪਤਾ, ਖਾਸ ਤੌਰ 'ਤੇ ਸਦਮੇ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਅਸਫਲਤਾਵਾਂ ਲਈ ਲਾਗੂ ਕੀਤੇ ਗਏ, ਉਹਨਾਂ ਦੇ ਅੱਗੇ ਵਿਚਾਰਨ ਦੇ ਯੋਗ ਹਨ। ਇੱਕ IEEE ਵਰਗੀ ਸਮੀਖਿਆ AIAA ਦੁਆਰਾ ਸੰਕਲਿਤ ਕੀਤੇ ਜਾਣ ਦੀ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਹੈ, ਪਰ ਇਸ ਸਮੇਂ ਸਮੀਖਿਆ ਦੀ ਗੁੰਜਾਇਸ਼ ਅਣਜਾਣ ਹੈ।

3. ਭਰੋਸੇਯੋਗਤਾ ਭਵਿੱਖਬਾਣੀ ਵਿਧੀਆਂ ਦਾ ਵਿਕਾਸ

ਸਭ ਤੋਂ ਪੁਰਾਣੀ ਭਰੋਸੇਯੋਗਤਾ ਪੂਰਵ-ਅਨੁਮਾਨ ਵਿਧੀ, 1960 ਦੇ ਦਹਾਕੇ ਵਿੱਚ ਵਿਕਸਤ ਕੀਤੀ ਗਈ, ਵਰਤਮਾਨ ਵਿੱਚ MIL-HDBK-217F [44] (Mil-Hdbk-217F ਵਿਧੀ ਦਾ ਨਵੀਨਤਮ ਅਤੇ ਅੰਤਮ ਸੰਸ਼ੋਧਨ ਹੈ, ਜੋ 1995 ਵਿੱਚ ਜਾਰੀ ਕੀਤਾ ਗਿਆ ਹੈ - ਲੇਖਕ ਦਾ ਨੋਟ) ਇਸ ਵਿਧੀ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ। ਇਲੈਕਟ੍ਰਾਨਿਕ ਸਾਜ਼ੋ-ਸਾਮਾਨ ਦਾ ਇੱਕ ਡੇਟਾਬੇਸ ਕੁਝ ਭਾਗਾਂ ਵਾਲੇ ਇੱਕ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ ਦੀ ਔਸਤ ਸੇਵਾ ਜੀਵਨ ਪ੍ਰਾਪਤ ਕਰਨ ਵਿੱਚ ਅਸਫਲ ਹੁੰਦਾ ਹੈ। ਇਸ ਵਿਧੀ ਨੂੰ ਸੰਦਰਭ ਅਤੇ ਆਦਰਸ਼ ਸਾਹਿਤ ਤੋਂ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਨ ਲਈ ਇੱਕ ਢੰਗ ਵਜੋਂ ਜਾਣਿਆ ਜਾਂਦਾ ਹੈ। ਹਾਲਾਂਕਿ Mil-Hdbk-217F ਤੇਜ਼ੀ ਨਾਲ ਪੁਰਾਣਾ ਹੁੰਦਾ ਜਾ ਰਿਹਾ ਹੈ, ਸੰਦਰਭ ਵਿਧੀ ਅੱਜ ਵੀ ਵਰਤੋਂ ਵਿੱਚ ਹੈ। ਇਸ ਵਿਧੀ ਦੀਆਂ ਸੀਮਾਵਾਂ ਅਤੇ ਅਸ਼ੁੱਧੀਆਂ ਦਾ ਚੰਗੀ ਤਰ੍ਹਾਂ ਦਸਤਾਵੇਜ਼ੀਕਰਨ ਕੀਤਾ ਗਿਆ ਹੈ [42,50], ਜਿਸ ਨਾਲ ਵਿਕਲਪਕ ਤਰੀਕਿਆਂ ਦੀਆਂ ਤਿੰਨ ਸ਼੍ਰੇਣੀਆਂ ਦੇ ਵਿਕਾਸ ਦੀ ਅਗਵਾਈ ਕੀਤੀ ਗਈ ਹੈ: ਭੌਤਿਕ ਅਸਫਲਤਾ ਸਥਿਤੀਆਂ (PoF), ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ, ਅਤੇ ਫੀਲਡ ਟੈਸਟ ਡੇਟਾ ਦਾ ਕੰਪਿਊਟਰ ਮਾਡਲਿੰਗ।

PoF ਵਿਧੀਆਂ ਪਹਿਲਾਂ ਇਕੱਠੇ ਕੀਤੇ ਡੇਟਾ 'ਤੇ ਭਰੋਸਾ ਕੀਤੇ ਬਿਨਾਂ ਵਿਸ਼ਲੇਸ਼ਣਾਤਮਕ ਤੌਰ 'ਤੇ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਦੀਆਂ ਹਨ। ਸਾਰੀਆਂ ਪੀਓਐਫ ਵਿਧੀਆਂ ਵਿੱਚ ਸਟੀਨਬਰਗ [62] ਵਿੱਚ ਵਰਣਿਤ ਕਲਾਸੀਕਲ ਵਿਧੀ ਦੀਆਂ ਦੋ ਆਮ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਹਨ: ਪਹਿਲਾਂ, ਇੱਕ ਖਾਸ ਵਾਈਬ੍ਰੇਸ਼ਨ ਉਤੇਜਨਾ ਲਈ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ ਦੀ ਵਾਈਬ੍ਰੇਸ਼ਨ ਪ੍ਰਤੀਕਿਰਿਆ ਦੀ ਮੰਗ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਫਿਰ ਵਾਈਬ੍ਰੇਸ਼ਨ ਐਕਸਪੋਜਰ ਤੋਂ ਬਾਅਦ ਵਿਅਕਤੀਗਤ ਭਾਗਾਂ ਦੀ ਅਸਫਲਤਾ ਦੇ ਮਾਪਦੰਡ ਦੀ ਜਾਂਚ ਕੀਤੀ ਜਾਂਦੀ ਹੈ। ਪੀਓਐਫ ਵਿਧੀਆਂ ਵਿੱਚ ਇੱਕ ਮਹੱਤਵਪੂਰਨ ਪੇਸ਼ਗੀ ਇੱਕ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ [54] ਦੇ ਇੱਕ ਗਣਿਤਿਕ ਮਾਡਲ ਨੂੰ ਤੇਜ਼ੀ ਨਾਲ ਤਿਆਰ ਕਰਨ ਲਈ ਵੰਡੀਆਂ (ਔਸਤ) ਬੋਰਡ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਵਰਤੋਂ ਹੈ, ਜਿਸ ਨੇ ਇੱਕ ਪ੍ਰਿੰਟਡ ਦੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਪ੍ਰਤੀਕ੍ਰਿਆ ਦੀ ਸਹੀ ਗਣਨਾ ਕਰਨ ਵਿੱਚ ਗੁੰਝਲਦਾਰਤਾ ਅਤੇ ਸਮੇਂ ਨੂੰ ਕਾਫ਼ੀ ਘਟਾ ਦਿੱਤਾ ਹੈ। ਸਰਕਟ ਬੋਰਡ (ਸੈਕਸ਼ਨ 8.1.3 ਦੇਖੋ)। ਪੀਓਐਫ ਤਕਨੀਕਾਂ ਵਿੱਚ ਹਾਲੀਆ ਵਿਕਾਸ ਨੇ ਸਰਫੇਸ ਮਾਊਂਟ ਤਕਨਾਲੋਜੀ (ਐਸਐਮਟੀ) ਸੋਲਡ ਕੀਤੇ ਭਾਗਾਂ ਲਈ ਅਸਫਲਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ ਵਿੱਚ ਸੁਧਾਰ ਕੀਤਾ ਹੈ; ਹਾਲਾਂਕਿ, ਬਾਰਕਰਜ਼ ਵਿਧੀ [59] ਦੇ ਅਪਵਾਦ ਦੇ ਨਾਲ, ਇਹ ਨਵੀਆਂ ਵਿਧੀਆਂ ਸਿਰਫ ਕੰਪੋਨੈਂਟਸ ਅਤੇ ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡਾਂ ਦੇ ਬਹੁਤ ਖਾਸ ਸੰਜੋਗਾਂ 'ਤੇ ਲਾਗੂ ਹੁੰਦੀਆਂ ਹਨ। ਵੱਡੇ ਕੰਪੋਨੈਂਟਸ ਜਿਵੇਂ ਕਿ ਟ੍ਰਾਂਸਫਾਰਮਰ ਜਾਂ ਵੱਡੇ ਕੈਪੇਸੀਟਰਾਂ ਲਈ ਬਹੁਤ ਘੱਟ ਤਰੀਕੇ ਉਪਲਬਧ ਹਨ।
ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਵਿਧੀਆਂ ਸੰਦਰਭ ਸਾਹਿਤ ਦੇ ਅਧਾਰ ਤੇ ਭਰੋਸੇਯੋਗਤਾ ਭਵਿੱਖਬਾਣੀ ਵਿਧੀਆਂ ਵਿੱਚ ਵਰਤੇ ਗਏ ਮਾਡਲ ਦੀ ਗੁਣਵੱਤਾ ਅਤੇ ਸਮਰੱਥਾਵਾਂ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਂਦੀਆਂ ਹਨ। ਇਲੈਕਟ੍ਰਾਨਿਕ ਸਾਜ਼ੋ-ਸਾਮਾਨ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਨ ਲਈ ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ 'ਤੇ ਆਧਾਰਿਤ ਪਹਿਲੀ ਵਿਧੀ ਨੂੰ 1999 ਦੇ ਇੱਕ ਪੇਪਰ ਵਿੱਚ HIRAP (ਹਨੀਵੈੱਲ ਇਨ-ਸਰਵਿਸ ਰਿਲੀਏਬਿਲਿਟੀ ਅਸੈਸਮੈਂਟ ਪ੍ਰੋਗਰਾਮ) ਵਿਧੀ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਦੱਸਿਆ ਗਿਆ ਸੀ, ਜੋ ਕਿ ਹਨੀਵੈਲ, ਇੰਕ. [20] ਵਿਖੇ ਬਣਾਇਆ ਗਿਆ ਸੀ। ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਦੀ ਵਿਧੀ ਵਿੱਚ ਸੰਦਰਭ ਅਤੇ ਆਦਰਸ਼ ਸਾਹਿਤ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਨ ਦੇ ਤਰੀਕਿਆਂ ਨਾਲੋਂ ਬਹੁਤ ਸਾਰੇ ਫਾਇਦੇ ਹਨ। ਹਾਲ ਹੀ ਵਿੱਚ, ਬਹੁਤ ਸਾਰੇ ਸਮਾਨ ਤਰੀਕੇ ਪ੍ਰਗਟ ਹੋਏ ਹਨ (REMM ਅਤੇ TRACS [17], FIDES [16] ਵੀ)। ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਦੀ ਵਿਧੀ, ਅਤੇ ਨਾਲ ਹੀ ਸੰਦਰਭ ਅਤੇ ਆਦਰਸ਼ ਸਾਹਿਤ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਨ ਦੀ ਵਿਧੀ, ਸਾਨੂੰ ਭਰੋਸੇਯੋਗਤਾ ਦਾ ਮੁਲਾਂਕਣ ਕਰਨ ਵਿੱਚ ਬੋਰਡ ਦੇ ਖਾਕੇ ਅਤੇ ਇਸਦੇ ਸੰਚਾਲਨ ਦੇ ਸੰਚਾਲਨ ਵਾਤਾਵਰਣ ਨੂੰ ਤਸੱਲੀਬਖਸ਼ ਢੰਗ ਨਾਲ ਧਿਆਨ ਵਿੱਚ ਰੱਖਣ ਦੀ ਇਜਾਜ਼ਤ ਨਹੀਂ ਦਿੰਦੀ ਹੈ। ਇਸ ਕਮੀ ਨੂੰ ਉਹਨਾਂ ਬੋਰਡਾਂ ਤੋਂ ਅਸਫਲਤਾ ਡੇਟਾ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਠੀਕ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਜੋ ਡਿਜ਼ਾਇਨ ਵਿੱਚ ਸਮਾਨ ਹਨ, ਜਾਂ ਉਹਨਾਂ ਬੋਰਡਾਂ ਤੋਂ ਜੋ ਸਮਾਨ ਓਪਰੇਟਿੰਗ ਹਾਲਤਾਂ ਦੇ ਸੰਪਰਕ ਵਿੱਚ ਆਏ ਹਨ।

ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਵਿਧੀਆਂ ਸਮੇਂ ਦੇ ਨਾਲ ਕਰੈਸ਼ ਡੇਟਾ ਵਾਲੇ ਇੱਕ ਵਿਆਪਕ ਡੇਟਾਬੇਸ ਦੀ ਉਪਲਬਧਤਾ 'ਤੇ ਨਿਰਭਰ ਕਰਦੀਆਂ ਹਨ। ਇਸ ਡੇਟਾਬੇਸ ਵਿੱਚ ਹਰੇਕ ਅਸਫਲਤਾ ਦੀ ਕਿਸਮ ਦੀ ਸਹੀ ਪਛਾਣ ਕੀਤੀ ਜਾਣੀ ਚਾਹੀਦੀ ਹੈ ਅਤੇ ਇਸਦਾ ਮੂਲ ਕਾਰਨ ਨਿਰਧਾਰਤ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। ਇਹ ਭਰੋਸੇਯੋਗਤਾ ਮੁਲਾਂਕਣ ਵਿਧੀ ਉਹਨਾਂ ਕੰਪਨੀਆਂ ਲਈ ਢੁਕਵੀਂ ਹੈ ਜੋ ਵੱਡੀ ਮਾਤਰਾ ਵਿੱਚ ਇੱਕੋ ਕਿਸਮ ਦੇ ਸਾਜ਼ੋ-ਸਾਮਾਨ ਦਾ ਉਤਪਾਦਨ ਕਰਦੀਆਂ ਹਨ ਤਾਂ ਜੋ ਭਰੋਸੇਯੋਗਤਾ ਦਾ ਮੁਲਾਂਕਣ ਕਰਨ ਲਈ ਵੱਡੀ ਗਿਣਤੀ ਵਿੱਚ ਅਸਫਲਤਾਵਾਂ 'ਤੇ ਕਾਰਵਾਈ ਕੀਤੀ ਜਾ ਸਕੇ।

ਭਰੋਸੇਯੋਗਤਾ ਲਈ ਇਲੈਕਟ੍ਰਾਨਿਕ ਭਾਗਾਂ ਦੀ ਜਾਂਚ ਕਰਨ ਦੇ ਤਰੀਕੇ 1970 ਦੇ ਦਹਾਕੇ ਦੇ ਅੱਧ ਤੋਂ ਵਰਤੋਂ ਵਿੱਚ ਹਨ ਅਤੇ ਆਮ ਤੌਰ 'ਤੇ ਪ੍ਰਵੇਗਿਤ ਅਤੇ ਗੈਰ-ਪ੍ਰਵੇਗਿਤ ਟੈਸਟਾਂ ਵਿੱਚ ਵੰਡੇ ਜਾਂਦੇ ਹਨ। ਬੁਨਿਆਦੀ ਪਹੁੰਚ ਹਾਰਡਵੇਅਰ ਟੈਸਟ ਰਨ ਕਰਵਾਉਣਾ ਹੈ ਜੋ ਸੰਭਵ ਤੌਰ 'ਤੇ ਸੰਭਵ ਤੌਰ 'ਤੇ ਸੰਭਾਵਿਤ ਓਪਰੇਟਿੰਗ ਵਾਤਾਵਰਣ ਬਣਾਉਂਦੇ ਹਨ। ਟੈਸਟ ਉਦੋਂ ਤੱਕ ਕੀਤੇ ਜਾਂਦੇ ਹਨ ਜਦੋਂ ਤੱਕ ਅਸਫਲਤਾ ਨਹੀਂ ਆਉਂਦੀ, ਜਿਸ ਨਾਲ MTBF (ਅਸਫਲਤਾਵਾਂ ਦੇ ਵਿਚਕਾਰ ਦਾ ਸਮਾਂ) ਦੀ ਭਵਿੱਖਬਾਣੀ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਜੇਕਰ MTBF ਦੇ ਬਹੁਤ ਲੰਬੇ ਹੋਣ ਦਾ ਅੰਦਾਜ਼ਾ ਲਗਾਇਆ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਟੈਸਟ ਦੀ ਮਿਆਦ ਐਕਸਲਰੇਟਿਡ ਟੈਸਟਿੰਗ ਦੁਆਰਾ ਘਟਾਈ ਜਾ ਸਕਦੀ ਹੈ, ਜੋ ਕਿ ਓਪਰੇਟਿੰਗ ਵਾਤਾਵਰਨ ਕਾਰਕਾਂ ਨੂੰ ਵਧਾ ਕੇ ਅਤੇ ਇੱਕ ਜਾਣੇ-ਪਛਾਣੇ ਫਾਰਮੂਲੇ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਐਕਸਲਰੇਟਿਡ ਟੈਸਟ ਵਿੱਚ ਅਸਫਲਤਾ ਦਰ ਨੂੰ ਉਮੀਦ ਕੀਤੀ ਗਈ ਅਸਫਲਤਾ ਦਰ ਨਾਲ ਜੋੜ ਕੇ ਪ੍ਰਾਪਤ ਕੀਤੀ ਜਾਂਦੀ ਹੈ। ਕਾਰਵਾਈ ਇਹ ਟੈਸਟਿੰਗ ਅਸਫਲਤਾ ਦੇ ਉੱਚ ਖਤਰੇ ਵਾਲੇ ਭਾਗਾਂ ਲਈ ਮਹੱਤਵਪੂਰਨ ਹੈ ਕਿਉਂਕਿ ਇਹ ਖੋਜਕਰਤਾ ਨੂੰ ਉੱਚ ਪੱਧਰ ਦੇ ਭਰੋਸੇ ਦੇ ਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ, ਹਾਲਾਂਕਿ, ਅਧਿਐਨ ਦੇ ਲੰਬੇ ਦੁਹਰਾਅ ਦੇ ਸਮੇਂ ਦੇ ਕਾਰਨ ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਅਨੁਕੂਲਨ ਲਈ ਇਸਦੀ ਵਰਤੋਂ ਕਰਨਾ ਅਵਿਵਹਾਰਕ ਹੋਵੇਗਾ।

1990 ਦੇ ਦਹਾਕੇ ਵਿੱਚ ਪ੍ਰਕਾਸ਼ਿਤ ਕੀਤੇ ਗਏ ਕੰਮ ਦੀ ਇੱਕ ਤਤਕਾਲ ਸਮੀਖਿਆ ਤੋਂ ਪਤਾ ਚੱਲਦਾ ਹੈ ਕਿ ਇਹ ਉਹ ਸਮਾਂ ਸੀ ਜਦੋਂ ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ, ਟੈਸਟ ਡੇਟਾ, ਅਤੇ ਪੀਓਐਫ ਵਿਧੀਆਂ ਨੇ ਹਵਾਲਾ ਕਿਤਾਬਾਂ ਤੋਂ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਨ ਲਈ ਪੁਰਾਣੇ ਢੰਗਾਂ ਨੂੰ ਬਦਲਣ ਲਈ ਇੱਕ ਦੂਜੇ ਨਾਲ ਮੁਕਾਬਲਾ ਕੀਤਾ ਸੀ। ਹਾਲਾਂਕਿ, ਹਰੇਕ ਵਿਧੀ ਦੇ ਆਪਣੇ ਫਾਇਦੇ ਅਤੇ ਨੁਕਸਾਨ ਹਨ, ਅਤੇ ਜਦੋਂ ਸਹੀ ਢੰਗ ਨਾਲ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਕੀਮਤੀ ਨਤੀਜੇ ਨਿਕਲਦੇ ਹਨ. ਨਤੀਜੇ ਵਜੋਂ, IEEE ਨੇ ਹਾਲ ਹੀ ਵਿੱਚ ਇੱਕ ਸਟੈਂਡਰਡ [26] ਜਾਰੀ ਕੀਤਾ ਹੈ ਜੋ ਅੱਜ ਵਰਤੇ ਜਾਣ ਵਾਲੇ ਸਾਰੇ ਭਰੋਸੇਯੋਗਤਾ ਪੂਰਵ-ਅਨੁਮਾਨ ਤਰੀਕਿਆਂ ਦੀ ਸੂਚੀ ਦਿੰਦਾ ਹੈ। IEEE ਦਾ ਟੀਚਾ ਇੱਕ ਗਾਈਡ ਤਿਆਰ ਕਰਨਾ ਸੀ ਜੋ ਇੰਜੀਨੀਅਰ ਨੂੰ ਸਾਰੇ ਉਪਲਬਧ ਤਰੀਕਿਆਂ ਅਤੇ ਹਰੇਕ ਵਿਧੀ ਵਿੱਚ ਮੌਜੂਦ ਫਾਇਦਿਆਂ ਅਤੇ ਨੁਕਸਾਨਾਂ ਬਾਰੇ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰੇਗਾ। ਹਾਲਾਂਕਿ IEEE ਪਹੁੰਚ ਅਜੇ ਵੀ ਇੱਕ ਲੰਬੇ ਵਿਕਾਸ ਦੀ ਸ਼ੁਰੂਆਤ ਵਿੱਚ ਹੈ, ਇਸਦੇ ਆਪਣੇ ਗੁਣ ਹਨ, ਜਿਵੇਂ ਕਿ AIAA (ਅਮਰੀਕਨ ਇੰਸਟੀਚਿਊਟ ਆਫ ਏਰੋਨੋਟਿਕਸ ਐਂਡ ਐਸਟ੍ਰੋਨਾਟਿਕਸ) ਇਸਦੀ ਪਾਲਣਾ S-102 ਨਾਮਕ ਇੱਕ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ ਨਾਲ ਕਰਦਾ ਹੈ, ਜੋ ਕਿ IEEE ਦੇ ਸਮਾਨ ਹੈ ਪਰ ਹਰੇਕ ਵਿਧੀ [27] ਤੋਂ ਡੇਟਾ ਦੀ ਅਨੁਸਾਰੀ ਗੁਣਵੱਤਾ ਨੂੰ ਵੀ ਧਿਆਨ ਵਿੱਚ ਰੱਖਦਾ ਹੈ। ਇਹਨਾਂ ਗਾਈਡਾਂ ਦਾ ਉਦੇਸ਼ ਸਿਰਫ਼ ਉਹਨਾਂ ਤਰੀਕਿਆਂ ਨੂੰ ਇਕੱਠਾ ਕਰਨਾ ਹੈ ਜੋ ਇਹਨਾਂ ਵਿਸ਼ਿਆਂ 'ਤੇ ਪ੍ਰਕਾਸ਼ਤ ਵਿਸ਼ਵ ਦੇ ਸਾਹਿਤ ਵਿੱਚ ਪ੍ਰਸਾਰਿਤ ਹੁੰਦੇ ਹਨ।

4. ਵਾਈਬ੍ਰੇਸ਼ਨ ਕਾਰਨ ਅਸਫਲਤਾਵਾਂ

ਪਿਛਲੀਆਂ ਖੋਜਾਂ ਦਾ ਬਹੁਤਾ ਹਿੱਸਾ ਮੁੱਖ ਤੌਰ 'ਤੇ ਪੀਸੀਬੀ ਲੋਡ ਵਜੋਂ ਬੇਤਰਤੀਬ ਵਾਈਬ੍ਰੇਸ਼ਨ 'ਤੇ ਕੇਂਦ੍ਰਿਤ ਹੈ, ਪਰ ਨਿਮਨਲਿਖਤ ਅਧਿਐਨ ਵਿਸ਼ੇਸ਼ ਤੌਰ 'ਤੇ ਪ੍ਰਭਾਵ-ਸਬੰਧਤ ਅਸਫਲਤਾਵਾਂ ਨੂੰ ਵੇਖਦਾ ਹੈ। ਅਜਿਹੀਆਂ ਵਿਧੀਆਂ ਬਾਰੇ ਇੱਥੇ ਪੂਰੀ ਤਰ੍ਹਾਂ ਚਰਚਾ ਨਹੀਂ ਕੀਤੀ ਜਾਵੇਗੀ ਕਿਉਂਕਿ ਉਹ PoF ਵਿਧੀਆਂ ਦੇ ਵਰਗੀਕਰਨ ਦੇ ਅਧੀਨ ਆਉਂਦੇ ਹਨ ਅਤੇ ਇਸ ਲੇਖ ਦੇ ਸੈਕਸ਼ਨ 8.1 ਅਤੇ 8.2 ਵਿੱਚ ਚਰਚਾ ਕੀਤੀ ਗਈ ਹੈ। ਹੀਨ ਐਟ ਅਲ [24] ਨੇ ਝਟਕੇ ਦੇ ਅਧੀਨ ਬੀਜੀਏ ਸੋਲਡਰ ਜੋੜਾਂ ਦੀ ਇਕਸਾਰਤਾ ਦੀ ਜਾਂਚ ਕਰਨ ਲਈ ਇੱਕ ਟੈਸਟ ਬੋਰਡ ਬਣਾਇਆ। ਲੌ ਏਟ ਅਲ [36] ਨੇ ਜਹਾਜ਼ ਦੇ ਅੰਦਰ ਅਤੇ ਜਹਾਜ਼ ਤੋਂ ਬਾਹਰ ਦੇ ਪ੍ਰਭਾਵਾਂ ਦੇ ਅਧੀਨ PLCC, PQFP ਅਤੇ QFP ਭਾਗਾਂ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦਾ ਵਰਣਨ ਕੀਤਾ। ਪਿਟਾਰੇਸੀ ਐਟ ਅਲ [53,55] ਨੇ ਸਦਮੇ ਦੇ ਲੋਡ ਦੇ ਕਾਰਨ ਕੰਪਿਊਟਰ ਮਦਰਬੋਰਡਾਂ ਦੀਆਂ ਅਸਫਲਤਾਵਾਂ ਨੂੰ ਦੇਖਿਆ ਅਤੇ ਸਦਮੇ ਦੇ ਲੋਡਾਂ ਦੇ ਅਧੀਨ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਣਾਂ ਦਾ ਵਰਣਨ ਕਰਨ ਵਾਲੇ ਸਾਹਿਤ ਦੀ ਚੰਗੀ ਸਮੀਖਿਆ ਪ੍ਰਦਾਨ ਕੀਤੀ। ਸਟੀਨਬਰਗ [62] ਪ੍ਰਭਾਵਿਤ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਣਾਂ ਦੇ ਡਿਜ਼ਾਈਨ ਅਤੇ ਵਿਸ਼ਲੇਸ਼ਣ 'ਤੇ ਇੱਕ ਪੂਰਾ ਅਧਿਆਇ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ, ਦੋਵਾਂ ਨੂੰ ਕਵਰ ਕਰਦਾ ਹੈ ਕਿ ਸਦਮੇ ਦੇ ਵਾਤਾਵਰਣ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਿਵੇਂ ਕੀਤੀ ਜਾਵੇ ਅਤੇ ਇਲੈਕਟ੍ਰਾਨਿਕ ਹਿੱਸਿਆਂ ਦੀ ਕਾਰਗੁਜ਼ਾਰੀ ਨੂੰ ਕਿਵੇਂ ਯਕੀਨੀ ਬਣਾਇਆ ਜਾਵੇ। ਸੁਖੀਰ [64,65] ਨੇ ਬੋਰਡ ਫਾਸਟਨਰਾਂ 'ਤੇ ਲਾਗੂ ਕੀਤੇ ਪ੍ਰਭਾਵ ਲੋਡ ਲਈ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ ਦੇ ਜਵਾਬ ਦੀਆਂ ਰੇਖਿਕ ਗਣਨਾਵਾਂ ਵਿੱਚ ਗਲਤੀਆਂ ਦਾ ਵਰਣਨ ਕੀਤਾ। ਇਸ ਤਰ੍ਹਾਂ, ਸੰਦਰਭ ਅਤੇ ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਵਿਧੀਆਂ ਪ੍ਰਭਾਵ-ਸਬੰਧਤ ਸਾਜ਼ੋ-ਸਾਮਾਨ ਦੀਆਂ ਅਸਫਲਤਾਵਾਂ 'ਤੇ ਵਿਚਾਰ ਕਰ ਸਕਦੀਆਂ ਹਨ, ਪਰ ਇਹ ਵਿਧੀਆਂ "ਪ੍ਰਭਾਵ" ਅਸਫਲਤਾਵਾਂ ਨੂੰ ਸਪਸ਼ਟ ਰੂਪ ਵਿੱਚ ਬਿਆਨ ਕਰਦੀਆਂ ਹਨ।

5. ਸੰਦਰਭ ਵਿਧੀਆਂ

ਮੈਨੂਅਲ ਵਿੱਚ ਵਰਣਿਤ ਸਾਰੇ ਉਪਲਬਧ ਤਰੀਕਿਆਂ ਵਿੱਚੋਂ, ਅਸੀਂ ਆਪਣੇ ਆਪ ਨੂੰ ਸਿਰਫ ਦੋ ਤੱਕ ਸੀਮਤ ਕਰਾਂਗੇ ਜੋ ਵਾਈਬ੍ਰੇਸ਼ਨ ਅਸਫਲਤਾ ਨੂੰ ਮੰਨਦੇ ਹਨ: Mil-Hdbk-217 ਅਤੇ CNET [9]। Mil-Hdbk-217 ਨੂੰ ਜ਼ਿਆਦਾਤਰ ਨਿਰਮਾਤਾਵਾਂ ਦੁਆਰਾ ਇੱਕ ਮਿਆਰ ਵਜੋਂ ਸਵੀਕਾਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਸਾਰੇ ਮੈਨੂਅਲ ਅਤੇ ਸੰਦਰਭ ਤਰੀਕਿਆਂ ਦੀ ਤਰ੍ਹਾਂ, ਉਹ ਅਨੁਭਵੀ ਪਹੁੰਚਾਂ 'ਤੇ ਅਧਾਰਤ ਹਨ ਜਿਨ੍ਹਾਂ ਦਾ ਉਦੇਸ਼ ਪ੍ਰਯੋਗਾਤਮਕ ਜਾਂ ਪ੍ਰਯੋਗਸ਼ਾਲਾ ਡੇਟਾ ਤੋਂ ਕੰਪੋਨੈਂਟ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਨਾ ਹੈ। ਸੰਦਰਭ ਸਾਹਿਤ ਵਿੱਚ ਵਰਣਿਤ ਢੰਗਾਂ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ਮੁਕਾਬਲਤਨ ਸਧਾਰਨ ਹਨ, ਕਿਉਂਕਿ ਉਹਨਾਂ ਨੂੰ ਗੁੰਝਲਦਾਰ ਗਣਿਤਿਕ ਮਾਡਲਿੰਗ ਦੀ ਲੋੜ ਨਹੀਂ ਹੁੰਦੀ ਹੈ ਅਤੇ ਸਿਰਫ ਭਾਗਾਂ ਦੀਆਂ ਕਿਸਮਾਂ, ਭਾਗਾਂ ਦੀ ਗਿਣਤੀ, ਬੋਰਡ ਦੀਆਂ ਸੰਚਾਲਨ ਸਥਿਤੀਆਂ ਅਤੇ ਹੋਰ ਆਸਾਨੀ ਨਾਲ ਪਹੁੰਚਯੋਗ ਪੈਰਾਮੀਟਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ। ਇਨਪੁਟ ਡੇਟਾ ਨੂੰ ਫਿਰ ਅਸਫਲਤਾਵਾਂ, MTBF ਵਿਚਕਾਰ ਸਮੇਂ ਦੀ ਗਣਨਾ ਕਰਨ ਲਈ ਮਾਡਲ ਵਿੱਚ ਦਾਖਲ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇਸਦੇ ਫਾਇਦਿਆਂ ਦੇ ਬਾਵਜੂਦ, Mil-Hdbk-217 ਘੱਟ ਅਤੇ ਘੱਟ ਪ੍ਰਸਿੱਧ ਹੋ ਰਿਹਾ ਹੈ [12, 17,42,50,51]। ਆਓ ਇਸਦੀ ਲਾਗੂ ਹੋਣ 'ਤੇ ਪਾਬੰਦੀਆਂ ਦੀ ਅਧੂਰੀ ਸੂਚੀ 'ਤੇ ਵਿਚਾਰ ਕਰੀਏ।

1. ਡੇਟਾ ਵੱਧ ਤੋਂ ਵੱਧ ਪੁਰਾਣਾ ਹੁੰਦਾ ਜਾ ਰਿਹਾ ਹੈ, ਆਖਰੀ ਵਾਰ 1995 ਵਿੱਚ ਅੱਪਡੇਟ ਕੀਤਾ ਗਿਆ ਸੀ ਅਤੇ ਨਵੇਂ ਭਾਗਾਂ ਲਈ ਢੁਕਵਾਂ ਨਹੀਂ ਹੈ, ਮਾਡਲ ਨੂੰ ਸੋਧੇ ਜਾਣ ਦੀ ਕੋਈ ਸੰਭਾਵਨਾ ਨਹੀਂ ਹੈ ਕਿਉਂਕਿ ਡਿਫੈਂਸ ਸਟੈਂਡਰਡਜ਼ ਇੰਪਰੂਵਮੈਂਟ ਬੋਰਡ ਨੇ ਇਸ ਵਿਧੀ ਨੂੰ "ਕੁਦਰਤੀ ਮੌਤ ਮਰਨ" ਦੇਣ ਦਾ ਫੈਸਲਾ ਕੀਤਾ ਹੈ। 26]।
2. ਵਿਧੀ ਅਸਫਲਤਾ ਮੋਡ ਬਾਰੇ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਨਹੀਂ ਕਰਦੀ, ਇਸਲਈ PCB ਲੇਆਉਟ ਨੂੰ ਸੁਧਾਰਿਆ ਜਾਂ ਅਨੁਕੂਲਿਤ ਨਹੀਂ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
3. ਮਾਡਲ ਮੰਨਦੇ ਹਨ ਕਿ ਅਸਫਲਤਾ ਡਿਜ਼ਾਇਨ ਸੁਤੰਤਰ ਹੈ, PCB 'ਤੇ ਭਾਗਾਂ ਦੇ ਖਾਕੇ ਨੂੰ ਨਜ਼ਰਅੰਦਾਜ਼ ਕਰਦੇ ਹੋਏ, ਹਾਲਾਂਕਿ, ਕੰਪੋਨੈਂਟ ਲੇਆਉਟ ਅਸਫਲਤਾ ਦੀ ਸੰਭਾਵਨਾ 'ਤੇ ਵੱਡਾ ਪ੍ਰਭਾਵ ਪਾਉਣ ਲਈ ਜਾਣਿਆ ਜਾਂਦਾ ਹੈ। [50]।
4. ਇਕੱਤਰ ਕੀਤੇ ਅਨੁਭਵੀ ਡੇਟਾ ਵਿੱਚ ਬਹੁਤ ਸਾਰੀਆਂ ਅਸ਼ੁੱਧੀਆਂ ਹੁੰਦੀਆਂ ਹਨ, ਓਪਰੇਟਿੰਗ ਸਮੇਂ, ਮੁਰੰਮਤ, ਆਦਿ ਦੇ ਗਲਤ ਰਿਕਾਰਡਾਂ ਦੇ ਕਾਰਨ ਇੱਕ ਗੈਰ-ਕੁਦਰਤੀ ਤੌਰ 'ਤੇ ਉੱਚ ਅਸਫਲਤਾ ਦਰ ਦੇ ਨਾਲ ਪਹਿਲੀ ਪੀੜ੍ਹੀ ਦੇ ਭਾਗਾਂ ਤੋਂ ਡਾਟਾ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਜੋ ਭਰੋਸੇਯੋਗਤਾ ਪੂਰਵ-ਅਨੁਮਾਨ ਦੇ ਨਤੀਜਿਆਂ [51] ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ.

ਇਹ ਸਾਰੀਆਂ ਕਮੀਆਂ ਦਰਸਾਉਂਦੀਆਂ ਹਨ ਕਿ ਸੰਦਰਭ ਵਿਧੀਆਂ ਦੀ ਵਰਤੋਂ ਤੋਂ ਪਰਹੇਜ਼ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ, ਹਾਲਾਂਕਿ, ਇਹਨਾਂ ਤਰੀਕਿਆਂ ਦੀ ਸਵੀਕਾਰਤਾ ਦੀਆਂ ਸੀਮਾਵਾਂ ਦੇ ਅੰਦਰ, ਤਕਨੀਕੀ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀਆਂ ਕਈ ਜ਼ਰੂਰਤਾਂ ਨੂੰ ਲਾਗੂ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ. ਇਸ ਲਈ, ਸੰਦਰਭ ਵਿਧੀਆਂ ਦੀ ਵਰਤੋਂ ਉਦੋਂ ਹੀ ਕੀਤੀ ਜਾਣੀ ਚਾਹੀਦੀ ਹੈ ਜਦੋਂ ਉਚਿਤ ਹੋਵੇ, ਯਾਨੀ. ਡਿਜ਼ਾਈਨ ਦੇ ਸ਼ੁਰੂਆਤੀ ਪੜਾਵਾਂ ਵਿੱਚ [46]. ਬਦਕਿਸਮਤੀ ਨਾਲ, ਇਸ ਵਰਤੋਂ ਲਈ ਵੀ ਕੁਝ ਸਾਵਧਾਨੀ ਨਾਲ ਸੰਪਰਕ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ, ਕਿਉਂਕਿ 1995 ਤੋਂ ਇਸ ਕਿਸਮ ਦੇ ਤਰੀਕਿਆਂ ਨੂੰ ਸੋਧਿਆ ਨਹੀਂ ਗਿਆ ਹੈ। ਇਸ ਲਈ, ਸੰਦਰਭ ਵਿਧੀਆਂ ਅੰਦਰੂਨੀ ਤੌਰ 'ਤੇ ਮਕੈਨੀਕਲ ਭਰੋਸੇਯੋਗਤਾ ਦੇ ਮਾੜੇ ਪੂਰਵ-ਸੂਚਕ ਹਨ ਅਤੇ ਸਾਵਧਾਨੀ ਨਾਲ ਵਰਤੇ ਜਾਣੇ ਚਾਹੀਦੇ ਹਨ।

6. ਟੈਸਟ ਡੇਟਾ ਵਿਧੀਆਂ

ਟੈਸਟ ਡੇਟਾ ਵਿਧੀਆਂ ਉਪਲਬਧ ਸਰਲ ਭਰੋਸੇਯੋਗਤਾ ਪੂਰਵ-ਅਨੁਮਾਨ ਵਿਧੀਆਂ ਹਨ। ਪ੍ਰਸਤਾਵਿਤ ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਦਾ ਇੱਕ ਪ੍ਰੋਟੋਟਾਈਪ ਇੱਕ ਪ੍ਰਯੋਗਸ਼ਾਲਾ ਬੈਂਚ 'ਤੇ ਦੁਬਾਰਾ ਪੈਦਾ ਕੀਤੇ ਗਏ ਵਾਤਾਵਰਣਕ ਵਾਈਬ੍ਰੇਸ਼ਨਾਂ ਦੇ ਅਧੀਨ ਹੈ। ਅੱਗੇ, ਵਿਨਾਸ਼ ਮਾਪਦੰਡ (ਐਮਟੀਟੀਐਫ, ਸਦਮਾ ਸਪੈਕਟ੍ਰਮ) ਦਾ ਵਿਸ਼ਲੇਸ਼ਣ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਫਿਰ ਇਹ ਭਰੋਸੇਯੋਗਤਾ ਸੂਚਕਾਂ ਦੀ ਗਣਨਾ ਕਰਨ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ [26]। ਟੈਸਟ ਡੇਟਾ ਵਿਧੀ ਨੂੰ ਇਸਦੇ ਫਾਇਦਿਆਂ ਅਤੇ ਨੁਕਸਾਨਾਂ ਨੂੰ ਧਿਆਨ ਵਿੱਚ ਰੱਖਦੇ ਹੋਏ ਵਰਤਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।
ਟੈਸਟ ਡੇਟਾ ਵਿਧੀਆਂ ਦਾ ਮੁੱਖ ਫਾਇਦਾ ਨਤੀਜਿਆਂ ਦੀ ਉੱਚ ਸ਼ੁੱਧਤਾ ਅਤੇ ਭਰੋਸੇਯੋਗਤਾ ਹੈ, ਇਸਲਈ ਅਸਫਲਤਾ ਦੇ ਉੱਚ ਜੋਖਮ ਵਾਲੇ ਉਪਕਰਣਾਂ ਲਈ, ਡਿਜ਼ਾਈਨ ਪ੍ਰਕਿਰਿਆ ਦੇ ਅੰਤਮ ਪੜਾਅ ਵਿੱਚ ਹਮੇਸ਼ਾਂ ਵਾਈਬ੍ਰੇਸ਼ਨ ਯੋਗਤਾ ਟੈਸਟਿੰਗ ਸ਼ਾਮਲ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ। ਨੁਕਸਾਨ ਇਹ ਹੈ ਕਿ ਟੈਸਟ ਦੇ ਟੁਕੜੇ ਨੂੰ ਬਣਾਉਣ, ਸਥਾਪਤ ਕਰਨ ਅਤੇ ਲੋਡ ਕਰਨ ਵਿੱਚ ਲੰਬਾ ਸਮਾਂ ਲੱਗਦਾ ਹੈ, ਜੋ ਅਸਫਲਤਾ ਦੀ ਉੱਚ ਸੰਭਾਵਨਾ ਵਾਲੇ ਉਪਕਰਣਾਂ ਦੇ ਡਿਜ਼ਾਈਨ ਸੁਧਾਰਾਂ ਲਈ ਵਿਧੀ ਨੂੰ ਅਣਉਚਿਤ ਬਣਾਉਂਦਾ ਹੈ। ਇੱਕ ਦੁਹਰਾਓ ਉਤਪਾਦ ਡਿਜ਼ਾਈਨ ਪ੍ਰਕਿਰਿਆ ਲਈ, ਇੱਕ ਤੇਜ਼ ਵਿਧੀ 'ਤੇ ਵਿਚਾਰ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। ਲੋਡ ਐਕਸਪੋਜ਼ਰ ਸਮਾਂ ਐਕਸਲਰੇਟਿਡ ਟੈਸਟਿੰਗ ਦੁਆਰਾ ਘਟਾਇਆ ਜਾ ਸਕਦਾ ਹੈ ਜੇਕਰ ਅਸਲ ਸੇਵਾ ਜੀਵਨ [70,71] ਦੀ ਅਗਲੀ ਗਣਨਾ ਲਈ ਭਰੋਸੇਯੋਗ ਮਾਡਲ ਉਪਲਬਧ ਹਨ। ਹਾਲਾਂਕਿ, ਪ੍ਰਵੇਗਿਤ ਟੈਸਟ ਵਿਧੀਆਂ ਥਰਮਲ ਅਸਫਲਤਾਵਾਂ ਦੇ ਮਾਡਲਿੰਗ ਲਈ ਵਾਈਬ੍ਰੇਸ਼ਨ ਅਸਫਲਤਾਵਾਂ ਨਾਲੋਂ ਵਧੇਰੇ ਅਨੁਕੂਲ ਹਨ। ਇਹ ਇਸ ਲਈ ਹੈ ਕਿਉਂਕਿ ਵਾਈਬ੍ਰੇਸ਼ਨ ਲੋਡ ਦੇ ਪ੍ਰਭਾਵਾਂ ਦੀ ਜਾਂਚ ਕਰਨ ਨਾਲੋਂ ਉਪਕਰਨਾਂ 'ਤੇ ਥਰਮਲ ਲੋਡ ਦੇ ਪ੍ਰਭਾਵਾਂ ਦੀ ਜਾਂਚ ਕਰਨ ਲਈ ਘੱਟ ਸਮਾਂ ਲੱਗਦਾ ਹੈ। ਵਾਈਬ੍ਰੇਸ਼ਨ ਦਾ ਪ੍ਰਭਾਵ ਉਤਪਾਦ ਵਿੱਚ ਲੰਬੇ ਸਮੇਂ ਬਾਅਦ ਹੀ ਦਿਖਾਈ ਦੇ ਸਕਦਾ ਹੈ।

ਨਤੀਜੇ ਵਜੋਂ, ਟੈਸਟ ਵਿਧੀਆਂ ਆਮ ਤੌਰ 'ਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਅਸਫਲਤਾਵਾਂ ਲਈ ਨਹੀਂ ਵਰਤੀਆਂ ਜਾਂਦੀਆਂ ਹਨ ਜਦੋਂ ਤੱਕ ਕਿ ਥਕਾਵਟ ਵਾਲੇ ਹਾਲਾਤ ਨਹੀਂ ਹੁੰਦੇ, ਜਿਵੇਂ ਕਿ ਘੱਟ ਵੋਲਟੇਜ ਦੇ ਨਤੀਜੇ ਵਜੋਂ ਬਹੁਤ ਲੰਬੇ ਸਮੇਂ ਤੱਕ ਅਸਫਲਤਾ ਹੁੰਦੀ ਹੈ। ਹਾਰਟ [23], ਹਿਨ ਐਟ ਅਲ ਦੇ ਕੰਮਾਂ ਵਿੱਚ ਡੇਟਾ ਤਸਦੀਕ ਦੇ ਤਰੀਕਿਆਂ ਦੀਆਂ ਉਦਾਹਰਨਾਂ ਦੇਖੀਆਂ ਜਾ ਸਕਦੀਆਂ ਹਨ। [24], ਲੀ [37], ਲੌ ਏਟ ਅਲ. [36], ਸ਼ੈਟੀ ਐਟ ਅਲ [57], ਲਿਗੂਰੇ ਅਤੇ ਫੋਲੋਏਲ [40], ਐਸਟੇਸ ਐਟ ਅਲ. [15], ਵੈਂਗ ਐਟ ਅਲ. [67], ਜੀਹ ਅਤੇ ਜੰਗ [30]। ਵਿਧੀ ਦੀ ਇੱਕ ਚੰਗੀ ਆਮ ਸੰਖੇਪ ਜਾਣਕਾਰੀ IEEE [26] ਵਿੱਚ ਦਿੱਤੀ ਗਈ ਹੈ।

7. ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਵਿਧੀਆਂ

ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਵਿਧੀ ਸਮਾਨ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡਾਂ ਤੋਂ ਅਸਫਲਤਾ ਡੇਟਾ 'ਤੇ ਅਧਾਰਤ ਹੈ ਜੋ ਨਿਰਧਾਰਤ ਓਪਰੇਟਿੰਗ ਹਾਲਤਾਂ ਅਧੀਨ ਟੈਸਟ ਕੀਤੇ ਗਏ ਹਨ। ਇਹ ਵਿਧੀ ਸਿਰਫ਼ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡਾਂ ਲਈ ਸਹੀ ਹੈ ਜੋ ਸਮਾਨ ਲੋਡ ਦਾ ਅਨੁਭਵ ਕਰਨਗੇ। ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਵਿਧੀ ਦੇ ਦੋ ਮੁੱਖ ਪਹਿਲੂ ਹਨ: ਇਲੈਕਟ੍ਰਾਨਿਕ ਭਾਗਾਂ ਦੀਆਂ ਅਸਫਲਤਾਵਾਂ ਦਾ ਇੱਕ ਡੇਟਾਬੇਸ ਬਣਾਉਣਾ ਅਤੇ ਪ੍ਰਸਤਾਵਿਤ ਡਿਜ਼ਾਈਨ ਦੇ ਅਧਾਰ ਤੇ ਵਿਧੀ ਨੂੰ ਲਾਗੂ ਕਰਨਾ। ਇੱਕ ਢੁਕਵਾਂ ਡੇਟਾਬੇਸ ਬਣਾਉਣ ਲਈ, ਸੰਬੰਧਿਤ ਅਸਫਲਤਾ ਡੇਟਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ ਜੋ ਸਮਾਨ ਡਿਜ਼ਾਈਨ ਤੋਂ ਇਕੱਤਰ ਕੀਤਾ ਗਿਆ ਹੈ; ਇਸਦਾ ਮਤਲਬ ਹੈ ਕਿ ਸਮਾਨ ਉਪਕਰਣਾਂ ਦੀਆਂ ਅਸਫਲਤਾਵਾਂ ਦਾ ਡੇਟਾ ਮੌਜੂਦ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ। ਨੁਕਸਦਾਰ ਸਾਜ਼ੋ-ਸਾਮਾਨ ਦਾ ਵੀ ਵਿਸ਼ਲੇਸ਼ਣ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਅਤੇ ਅੰਕੜੇ ਸਹੀ ਢੰਗ ਨਾਲ ਇਕੱਠੇ ਕੀਤੇ ਜਾਣੇ ਚਾਹੀਦੇ ਹਨ, ਇਹ ਦੱਸਣਾ ਕਾਫ਼ੀ ਨਹੀਂ ਹੈ ਕਿ ਇੱਕ ਦਿੱਤਾ PCB ਡਿਜ਼ਾਈਨ ਕੁਝ ਘੰਟਿਆਂ ਬਾਅਦ ਅਸਫਲ ਹੋ ਗਿਆ, ਸਥਾਨ, ਅਸਫਲਤਾ ਮੋਡ ਅਤੇ ਅਸਫਲਤਾ ਦਾ ਕਾਰਨ ਨਿਰਧਾਰਤ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। ਜਦੋਂ ਤੱਕ ਸਾਰੇ ਪਿਛਲੇ ਅਸਫਲਤਾ ਡੇਟਾ ਦਾ ਚੰਗੀ ਤਰ੍ਹਾਂ ਵਿਸ਼ਲੇਸ਼ਣ ਨਹੀਂ ਕੀਤਾ ਗਿਆ ਹੈ, ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਵਿਧੀ ਦੀ ਵਰਤੋਂ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਡੇਟਾ ਇਕੱਤਰ ਕਰਨ ਦੀ ਇੱਕ ਲੰਮੀ ਮਿਆਦ ਦੀ ਲੋੜ ਹੋਵੇਗੀ।

ਇਸ ਸੀਮਾ ਲਈ ਇੱਕ ਸੰਭਾਵੀ ਹੱਲ ਹੈ ਇੱਕ ਅਸਫਲਤਾ ਦਰ ਡੇਟਾਬੇਸ ਨੂੰ ਤੇਜ਼ੀ ਨਾਲ ਬਣਾਉਣ ਦੇ ਉਦੇਸ਼ ਲਈ ਹਾਈਲੀ ਐਕਸਲਰੇਟਿਡ ਲਾਈਫਸਾਈਕਲ ਟੈਸਟਿੰਗ (ਹਾਲਟ) ਨੂੰ ਲਾਗੂ ਕਰਨਾ, ਹਾਲਾਂਕਿ ਵਾਤਾਵਰਣਕ ਮਾਪਦੰਡਾਂ ਨੂੰ ਸਹੀ ਢੰਗ ਨਾਲ ਦੁਬਾਰਾ ਤਿਆਰ ਕਰਨਾ ਚੁਣੌਤੀਪੂਰਨ ਪਰ ਮਹੱਤਵਪੂਰਨ ਹੈ [27]। ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਵਿਧੀ ਨੂੰ ਲਾਗੂ ਕਰਨ ਦੇ ਦੂਜੇ ਪੜਾਅ ਦਾ ਵਰਣਨ [27] ਵਿੱਚ ਪੜ੍ਹਿਆ ਜਾ ਸਕਦਾ ਹੈ, ਜੋ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਪ੍ਰਸਤਾਵਿਤ ਡਿਜ਼ਾਈਨ ਲਈ MTBF ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਿਵੇਂ ਕਰਨੀ ਹੈ ਜੇਕਰ ਟੈਸਟ ਅਧੀਨ ਡਿਜ਼ਾਈਨ ਮੌਜੂਦਾ ਬੋਰਡ ਨੂੰ ਸੋਧ ਕੇ ਪ੍ਰਾਪਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਜਿਸ ਲਈ ਵਿਸਤ੍ਰਿਤ ਅਸਫਲਤਾ ਡੇਟਾ ਪਹਿਲਾਂ ਹੀ ਮੌਜੂਦ ਹੈ। . ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਵਿਧੀਆਂ ਦੀਆਂ ਹੋਰ ਸਮੀਖਿਆਵਾਂ [11,17,20,26] ਵਿੱਚ ਵੱਖ-ਵੱਖ ਲੇਖਕਾਂ ਦੁਆਰਾ ਵਰਣਨ ਕੀਤੀਆਂ ਗਈਆਂ ਹਨ।

8. ਅਸਫਲ ਸਥਿਤੀਆਂ ਦਾ ਕੰਪਿਊਟਰ ਸਿਮੂਲੇਸ਼ਨ (PoF)

ਅਸਫਲਤਾ ਦੀਆਂ ਸਥਿਤੀਆਂ ਲਈ ਕੰਪਿਊਟਰ ਮਾਡਲਿੰਗ ਤਕਨੀਕਾਂ, ਜਿਨ੍ਹਾਂ ਨੂੰ ਤਣਾਅ ਅਤੇ ਨੁਕਸਾਨ ਦੇ ਮਾਡਲ ਜਾਂ PoF ਮਾਡਲ ਵੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ, ਨੂੰ ਦੋ-ਪੜਾਅ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਪੂਰਵ-ਅਨੁਮਾਨ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਲਾਗੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਪਹਿਲੇ ਪੜਾਅ ਵਿੱਚ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ ਦੇ ਇਸ ਉੱਤੇ ਲਗਾਏ ਗਏ ਇੱਕ ਗਤੀਸ਼ੀਲ ਲੋਡ ਲਈ ਜਵਾਬ ਦੀ ਖੋਜ ਕਰਨਾ ਸ਼ਾਮਲ ਹੈ; ਦੂਜੇ ਪੜਾਅ 'ਤੇ, ਦਿੱਤੇ ਗਏ ਭਰੋਸੇਯੋਗਤਾ ਸੂਚਕ ਨੂੰ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਮਾਡਲ ਦੇ ਜਵਾਬ ਦੀ ਗਣਨਾ ਕੀਤੀ ਜਾਂਦੀ ਹੈ। ਜ਼ਿਆਦਾਤਰ ਸਾਹਿਤ ਅਕਸਰ ਜਵਾਬ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਨ ਦੇ ਢੰਗ ਅਤੇ ਅਸਫਲਤਾ ਦੇ ਮਾਪਦੰਡ ਲੱਭਣ ਦੀ ਪ੍ਰਕਿਰਿਆ ਦੋਵਾਂ ਨੂੰ ਸਮਰਪਿਤ ਹੁੰਦਾ ਹੈ। ਸੁਤੰਤਰ ਤੌਰ 'ਤੇ ਵਰਣਨ ਕੀਤੇ ਜਾਣ 'ਤੇ ਇਹਨਾਂ ਦੋ ਤਰੀਕਿਆਂ ਨੂੰ ਸਭ ਤੋਂ ਵਧੀਆ ਸਮਝਿਆ ਜਾਂਦਾ ਹੈ, ਇਸਲਈ ਇਹ ਸਮੀਖਿਆ ਇਹਨਾਂ ਦੋ ਕਦਮਾਂ ਨੂੰ ਵੱਖਰੇ ਤੌਰ 'ਤੇ ਵਿਚਾਰੇਗੀ।

ਜਵਾਬ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਨ ਅਤੇ ਅਸਫਲਤਾ ਦੇ ਮਾਪਦੰਡਾਂ ਦੀ ਖੋਜ ਕਰਨ ਦੇ ਪੜਾਵਾਂ ਦੇ ਵਿਚਕਾਰ, ਪਹਿਲੇ ਪੜਾਅ ਵਿੱਚ ਬਣਾਏ ਗਏ ਅਤੇ ਦੂਜੇ ਵਿੱਚ ਵਰਤੇ ਗਏ ਡੇਟਾ ਨੂੰ ਮਾਡਲ ਵਿੱਚ ਟ੍ਰਾਂਸਫਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਰਿਸਪਾਂਸ ਵੇਰੀਏਬਲ ਚੈਸੀਸ [15,36,37,67] ਉੱਤੇ ਇਨਪੁਟ ਪ੍ਰਵੇਗ ਦੀ ਵਰਤੋਂ ਕਰਕੇ, ਵੱਖ-ਵੱਖ PCB ਲੇਆਉਟਸ [40] ਦੇ ਵੱਖੋ-ਵੱਖਰੇ ਵਾਈਬ੍ਰੇਸ਼ਨਲ ਜਵਾਬਾਂ ਲਈ ਲੇਖਾ ਕਰਨ ਲਈ ਕੰਪੋਨੈਂਟ ਦੁਆਰਾ ਅਨੁਭਵ ਕੀਤੇ ਅਸਲ ਪ੍ਰਵੇਗ ਦੁਆਰਾ, ਅਤੇ ਅੰਤ ਵਿੱਚ ਵਿਚਾਰ ਕਰਨ ਲਈ ਵਿਕਸਤ ਹੋਇਆ ਹੈ। ਸਥਾਨਕ ਸੈਰ-ਸਪਾਟਾ [62] ਜਾਂ ਸਥਾਨਕ ਝੁਕਣ ਵਾਲੇ ਪਲ [59] ਪੀਸੀਬੀ ਦੁਆਰਾ ਸਥਾਨਕ ਹਿੱਸੇ ਤੱਕ ਅਨੁਭਵ ਕੀਤਾ ਗਿਆ।

ਇਹ ਨੋਟ ਕੀਤਾ ਗਿਆ ਹੈ ਕਿ ਅਸਫਲਤਾ ਇੱਕ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ [21,38] ਉੱਤੇ ਭਾਗਾਂ ਦੇ ਪ੍ਰਬੰਧ ਦਾ ਇੱਕ ਕਾਰਜ ਹੈ, ਇਸਲਈ ਮਾਡਲ ਜੋ ਸਥਾਨਕ ਵਾਈਬ੍ਰੇਸ਼ਨ ਪ੍ਰਤੀਕ੍ਰਿਆ ਨੂੰ ਸ਼ਾਮਲ ਕਰਦੇ ਹਨ ਉਹਨਾਂ ਦੇ ਸਹੀ ਹੋਣ ਦੀ ਜ਼ਿਆਦਾ ਸੰਭਾਵਨਾ ਹੁੰਦੀ ਹੈ। ਕਿਸ ਪੈਰਾਮੀਟਰ ਦੀ ਚੋਣ (ਸਥਾਨਕ ਪ੍ਰਵੇਗ, ਲੋਕਲ ਡਿਫਲੈਕਸ਼ਨ ਜਾਂ ਝੁਕਣ ਵਾਲਾ ਮੋਮੈਂਟ) ਅਸਫਲਤਾ ਲਈ ਨਿਰਣਾਇਕ ਕਾਰਕ ਹੈ, ਖਾਸ ਕੇਸ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ।
ਜੇਕਰ SMT ਕੰਪੋਨੈਂਟ ਵਰਤੇ ਜਾਂਦੇ ਹਨ, ਵਕਰ ਜਾਂ ਝੁਕਣ ਵਾਲੇ ਪਲ ਅਸਫਲਤਾ ਲਈ ਸਭ ਤੋਂ ਮਹੱਤਵਪੂਰਨ ਕਾਰਕ ਹੋ ਸਕਦੇ ਹਨ; ਭਾਰੀ ਭਾਗਾਂ ਲਈ, ਸਥਾਨਕ ਪ੍ਰਵੇਗ ਆਮ ਤੌਰ 'ਤੇ ਅਸਫਲਤਾ ਦੇ ਮਾਪਦੰਡ ਵਜੋਂ ਵਰਤੇ ਜਾਂਦੇ ਹਨ। ਬਦਕਿਸਮਤੀ ਨਾਲ, ਇਹ ਦਿਖਾਉਣ ਲਈ ਕੋਈ ਖੋਜ ਨਹੀਂ ਕੀਤੀ ਗਈ ਹੈ ਕਿ ਇਨਪੁਟ ਡੇਟਾ ਦੇ ਦਿੱਤੇ ਗਏ ਸਮੂਹ ਵਿੱਚ ਕਿਸ ਕਿਸਮ ਦੇ ਮਾਪਦੰਡ ਸਭ ਤੋਂ ਢੁਕਵੇਂ ਹਨ।

ਵਰਤੀ ਗਈ ਕਿਸੇ ਵੀ PoF ਵਿਧੀ ਦੀ ਅਨੁਕੂਲਤਾ 'ਤੇ ਵਿਚਾਰ ਕਰਨਾ ਮਹੱਤਵਪੂਰਨ ਹੈ, ਕਿਉਂਕਿ ਇਹ ਕਿਸੇ ਵੀ PoF ਵਿਧੀ, ਵਿਸ਼ਲੇਸ਼ਣਾਤਮਕ ਜਾਂ FE ਦੀ ਵਰਤੋਂ ਕਰਨਾ ਵਿਹਾਰਕ ਨਹੀਂ ਹੈ, ਜੋ ਪ੍ਰਯੋਗਸ਼ਾਲਾ ਟੈਸਟ ਡੇਟਾ ਦੁਆਰਾ ਸਮਰਥਿਤ ਨਹੀਂ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਕਿਸੇ ਵੀ ਮਾਡਲ ਦੀ ਵਰਤੋਂ ਸਿਰਫ਼ ਇਸਦੀ ਪ੍ਰਯੋਗਯੋਗਤਾ ਦੇ ਦਾਇਰੇ ਦੇ ਅੰਦਰ ਕਰਨਾ ਮਹੱਤਵਪੂਰਨ ਹੈ, ਜੋ ਕਿ ਬਦਕਿਸਮਤੀ ਨਾਲ ਬਹੁਤੇ ਖਾਸ ਅਤੇ ਸੀਮਤ ਸਥਿਤੀਆਂ ਵਿੱਚ ਵਰਤਣ ਲਈ ਜ਼ਿਆਦਾਤਰ ਮੌਜੂਦਾ PoF ਮਾਡਲਾਂ ਦੀ ਵਰਤੋਂ ਨੂੰ ਸੀਮਤ ਕਰਦਾ ਹੈ। PoF ਤਰੀਕਿਆਂ ਦੀ ਚਰਚਾ ਦੀਆਂ ਚੰਗੀਆਂ ਉਦਾਹਰਣਾਂ ਵੱਖ-ਵੱਖ ਲੇਖਕਾਂ [17,19,26,49] ਦੁਆਰਾ ਵਰਣਨ ਕੀਤੀਆਂ ਗਈਆਂ ਹਨ।

8.1 ਜਵਾਬ ਦੀ ਭਵਿੱਖਬਾਣੀ

ਜਵਾਬ ਪੂਰਵ-ਅਨੁਮਾਨ ਵਿੱਚ ਲੋੜੀਂਦੇ ਜਵਾਬ ਵੇਰੀਏਬਲ ਦੀ ਗਣਨਾ ਕਰਨ ਲਈ ਇੱਕ ਢਾਂਚੇ ਦੀ ਜਿਓਮੈਟਰੀ ਅਤੇ ਪਦਾਰਥਕ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਵਰਤੋਂ ਸ਼ਾਮਲ ਹੁੰਦੀ ਹੈ। ਇਹ ਕਦਮ ਸਿਰਫ ਅੰਡਰਲਾਈੰਗ ਪੀਸੀਬੀ ਦੀ ਸਮੁੱਚੀ ਪ੍ਰਤੀਕਿਰਿਆ ਨੂੰ ਹਾਸਲ ਕਰਨ ਦੀ ਉਮੀਦ ਕਰਦਾ ਹੈ ਨਾ ਕਿ ਵਿਅਕਤੀਗਤ ਭਾਗਾਂ ਦੇ ਜਵਾਬ ਨੂੰ। ਜਵਾਬ ਪੂਰਵ ਅਨੁਮਾਨ ਵਿਧੀ ਦੀਆਂ ਤਿੰਨ ਮੁੱਖ ਕਿਸਮਾਂ ਹਨ: ਵਿਸ਼ਲੇਸ਼ਣਾਤਮਕ, ਵਿਸਤ੍ਰਿਤ FE ਮਾਡਲ ਅਤੇ ਸਰਲ FE ਮਾਡਲ, ਹੇਠਾਂ ਵਰਣਨ ਕੀਤਾ ਗਿਆ ਹੈ। ਇਹ ਵਿਧੀਆਂ ਸ਼ਾਮਲ ਕੀਤੇ ਗਏ ਹਿੱਸਿਆਂ ਦੀ ਕਠੋਰਤਾ ਅਤੇ ਪੁੰਜ ਪ੍ਰਭਾਵਾਂ ਨੂੰ ਸ਼ਾਮਲ ਕਰਨ 'ਤੇ ਧਿਆਨ ਕੇਂਦ੍ਰਤ ਕਰਦੀਆਂ ਹਨ, ਹਾਲਾਂਕਿ ਪੀਸੀਬੀ ਦੇ ਕਿਨਾਰੇ 'ਤੇ ਰੋਟੇਸ਼ਨਲ ਕਠੋਰਤਾ ਨੂੰ ਸਹੀ ਢੰਗ ਨਾਲ ਮਾਡਲਿੰਗ ਕਰਨ ਦੀ ਮਹੱਤਤਾ ਨੂੰ ਨਾ ਭੁੱਲਣਾ ਮਹੱਤਵਪੂਰਨ ਹੈ ਕਿਉਂਕਿ ਇਹ ਮਾਡਲ ਸ਼ੁੱਧਤਾ ਨਾਲ ਨੇੜਿਓਂ ਸਬੰਧਤ ਹੈ (ਇਸਦੀ ਚਰਚਾ ਇਸ ਵਿੱਚ ਕੀਤੀ ਗਈ ਹੈ। ਸੈਕਸ਼ਨ 8.1.4)। ਅੰਜੀਰ. 1. ਇੱਕ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ [53] ਦੇ ਵਿਸਤ੍ਰਿਤ ਮਾਡਲ ਦੀ ਉਦਾਹਰਨ.

8.1.1. ਵਿਸ਼ਲੇਸ਼ਣਾਤਮਕ ਜਵਾਬ ਦੀ ਭਵਿੱਖਬਾਣੀ

ਸਟੀਨਬਰਗ [62] ਇੱਕ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ ਦੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਪ੍ਰਤੀਕਿਰਿਆ ਦੀ ਗਣਨਾ ਕਰਨ ਲਈ ਇੱਕੋ ਇੱਕ ਵਿਸ਼ਲੇਸ਼ਣਾਤਮਕ ਢੰਗ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਸਟੀਨਬਰਗ ਦੱਸਦਾ ਹੈ ਕਿ ਇੱਕ ਇਲੈਕਟ੍ਰਾਨਿਕ ਯੂਨਿਟ ਦੀ ਗੂੰਜ 'ਤੇ ਔਸਿਲੇਸ਼ਨ ਦਾ ਐਪਲੀਟਿਊਡ ਗੂੰਜਦੀ ਬਾਰੰਬਾਰਤਾ ਦੇ ਦੋ ਗੁਣਾ ਵਰਗ ਮੂਲ ਦੇ ਬਰਾਬਰ ਹੁੰਦਾ ਹੈ; ਇਹ ਦਾਅਵਾ ਅਣਉਪਲਬਧ ਡੇਟਾ 'ਤੇ ਅਧਾਰਤ ਹੈ ਅਤੇ ਇਸਦੀ ਪੁਸ਼ਟੀ ਨਹੀਂ ਕੀਤੀ ਜਾ ਸਕਦੀ। ਇਹ ਗੂੰਜ 'ਤੇ ਗਤੀਸ਼ੀਲ ਡਿਫਲੈਕਸ਼ਨ ਨੂੰ ਵਿਸ਼ਲੇਸ਼ਣਾਤਮਕ ਤੌਰ 'ਤੇ ਗਣਨਾ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ, ਜਿਸਦੀ ਵਰਤੋਂ ਫਿਰ ਕਿਸੇ ਭਾਰੀ ਹਿੱਸੇ ਤੋਂ ਗਤੀਸ਼ੀਲ ਲੋਡ ਜਾਂ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ ਦੀ ਵਕਰਤਾ ਦੀ ਗਣਨਾ ਕਰਨ ਲਈ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਇਹ ਵਿਧੀ ਸਿੱਧੇ ਤੌਰ 'ਤੇ ਸਥਾਨਕ ਪੀਸੀਬੀ ਪ੍ਰਤੀਕ੍ਰਿਆ ਪੈਦਾ ਨਹੀਂ ਕਰਦੀ ਹੈ ਅਤੇ ਸਿਰਫ ਸਟੀਨਬਰਗ ਦੁਆਰਾ ਵਰਣਿਤ ਵਿਘਨ-ਆਧਾਰਿਤ ਅਸਫਲਤਾ ਮਾਪਦੰਡਾਂ ਦੇ ਅਨੁਕੂਲ ਹੈ।

ਐਪਲੀਟਿਊਡ ਮਾਪਾਂ 'ਤੇ ਆਧਾਰਿਤ ਟ੍ਰਾਂਸਫਰ ਫੰਕਸ਼ਨ ਡਿਸਟ੍ਰੀਬਿਊਸ਼ਨ ਦੀ ਧਾਰਨਾ ਦੀ ਵੈਧਤਾ ਸ਼ੱਕੀ ਹੈ ਕਿਉਂਕਿ ਪਿਟਾਰੇਸੀ ਐਟ ਅਲ [53] ਨੇ ਕੰਪਿਊਟਰ ਮਦਰਬੋਰਡ ਲਈ 2% ਦੀ ਨਾਜ਼ੁਕ ਅਟੈਂਨਯੂਏਸ਼ਨ ਨੂੰ ਮਾਪਿਆ ਹੈ, ਜਦੋਂ ਕਿ ਸਟੀਨਬਰਗ ਦੀ ਧਾਰਨਾ ਦੀ ਵਰਤੋਂ ਕਰਨ ਨਾਲ 3,5% (ਕੁਦਰਤੀ ਬਾਰੰਬਾਰਤਾ 54 'ਤੇ ਆਧਾਰਿਤ ਹੈ) Hz), ਜਿਸ ਨਾਲ ਵਾਈਬ੍ਰੇਸ਼ਨ ਪ੍ਰਤੀ ਬੋਰਡ ਦੀ ਪ੍ਰਤੀਕਿਰਿਆ ਨੂੰ ਬਹੁਤ ਘੱਟ ਸਮਝਿਆ ਜਾਵੇਗਾ।

8.1.2 ਵਿਸਤ੍ਰਿਤ FE ਮਾਡਲ

ਕੁਝ ਲੇਖਕ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ [30,37,53, 57,58] ਦੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਪ੍ਰਤੀਕ੍ਰਿਆ ਦੀ ਗਣਨਾ ਕਰਨ ਲਈ ਵਿਸਤ੍ਰਿਤ FE ਮਾਡਲਾਂ ਦੀ ਵਰਤੋਂ ਦਾ ਪ੍ਰਦਰਸ਼ਨ ਕਰਦੇ ਹਨ (ਚਿੱਤਰ 1-3 ਵੇਰਵੇ ਦੇ ਵਧੇ ਹੋਏ ਪੱਧਰ ਦੇ ਨਾਲ ਉਦਾਹਰਨਾਂ ਦਿਖਾਉਂਦਾ ਹੈ), ਹਾਲਾਂਕਿ ਇਹਨਾਂ ਦੀ ਵਰਤੋਂ ਕਿਸੇ ਵਪਾਰਕ ਉਤਪਾਦ ਲਈ ਤਰੀਕਿਆਂ ਦੀ ਸਿਫ਼ਾਰਸ਼ ਨਹੀਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ (ਜਦੋਂ ਤੱਕ ਕਿ ਸਥਾਨਕ ਪ੍ਰਤੀਕਿਰਿਆ ਦੀ ਸਹੀ ਭਵਿੱਖਬਾਣੀ ਬਿਲਕੁਲ ਜ਼ਰੂਰੀ ਨਹੀਂ ਹੈ) ਕਿਉਂਕਿ ਅਜਿਹੇ ਮਾਡਲ ਨੂੰ ਬਣਾਉਣ ਅਤੇ ਹੱਲ ਕਰਨ ਲਈ ਲੋੜੀਂਦਾ ਸਮਾਂ ਬਹੁਤ ਜ਼ਿਆਦਾ ਹੈ। ਸਰਲੀਕ੍ਰਿਤ ਮਾਡਲ ਢੁਕਵੀਂ ਸ਼ੁੱਧਤਾ ਦਾ ਡਾਟਾ ਬਹੁਤ ਤੇਜ਼ੀ ਨਾਲ ਅਤੇ ਘੱਟ ਕੀਮਤ 'ਤੇ ਪੈਦਾ ਕਰਦੇ ਹਨ। ਇੱਕ ਵਿਸਤ੍ਰਿਤ FE ਮਾਡਲ ਬਣਾਉਣ ਅਤੇ ਹੱਲ ਕਰਨ ਲਈ ਲੋੜੀਂਦਾ ਸਮਾਂ [4-33] ਵਿੱਚ ਪ੍ਰਕਾਸ਼ਿਤ JEDEC 35 ਸਪਰਿੰਗ ਸਥਿਰਾਂਕਾਂ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਘਟਾਇਆ ਜਾ ਸਕਦਾ ਹੈ, ਇਹਨਾਂ ਸਪਰਿੰਗ ਸਥਿਰਾਂਕਾਂ ਨੂੰ ਹਰੇਕ ਤਾਰ ਦੇ ਵਿਸਤ੍ਰਿਤ FE ਮਾਡਲ ਦੀ ਥਾਂ 'ਤੇ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਵਿਸਤ੍ਰਿਤ ਮਾਡਲਾਂ ਨੂੰ ਹੱਲ ਕਰਨ ਲਈ ਲੋੜੀਂਦੇ ਗਣਨਾ ਸਮੇਂ ਨੂੰ ਘਟਾਉਣ ਲਈ ਸਬਸਟਰਕਚਰ ਵਿਧੀ (ਕਈ ਵਾਰ ਸੁਪਰ ਐਲੀਮੈਂਟ ਵਿਧੀ ਵਜੋਂ ਜਾਣੀ ਜਾਂਦੀ ਹੈ) ਨੂੰ ਲਾਗੂ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਇਹ ਨੋਟ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਕਿ ਵਿਸਤ੍ਰਿਤ FE ਮਾਡਲ ਅਕਸਰ ਜਵਾਬ ਪੂਰਵ-ਅਨੁਮਾਨ ਅਤੇ ਅਸਫਲਤਾ ਦੇ ਮਾਪਦੰਡਾਂ ਦੇ ਵਿਚਕਾਰ ਲਾਈਨਾਂ ਨੂੰ ਧੁੰਦਲਾ ਕਰਦੇ ਹਨ, ਇਸਲਈ ਇੱਥੇ ਸੰਦਰਭਿਤ ਕੰਮ ਅਸਫਲਤਾ ਦੇ ਮਾਪਦੰਡ ਵਾਲੇ ਕੰਮਾਂ ਦੀ ਸੂਚੀ ਵਿੱਚ ਵੀ ਆ ਸਕਦਾ ਹੈ।

8.1.3 FE ਮਾਡਲ ਵੰਡੇ ਗਏ

ਸਧਾਰਨ FE ਮਾਡਲ ਮਾਡਲ ਬਣਾਉਣ ਅਤੇ ਹੱਲ ਦਾ ਸਮਾਂ ਘਟਾਉਂਦੇ ਹਨ। ਜੋੜਿਆ ਗਿਆ ਕੰਪੋਨੈਂਟ ਪੁੰਜ ਅਤੇ ਇਸਦੀ ਕਠੋਰਤਾ ਨੂੰ ਸਿਰਫ਼ ਵਧੇ ਹੋਏ ਪੁੰਜ ਅਤੇ ਕਠੋਰਤਾ ਨਾਲ ਇੱਕ ਖਾਲੀ ਪੀਸੀਬੀ ਦੀ ਨਕਲ ਕਰਕੇ ਦਰਸਾਇਆ ਜਾ ਸਕਦਾ ਹੈ, ਜਿੱਥੇ ਪੁੰਜ ਅਤੇ ਕਠੋਰਤਾ ਦੇ ਪ੍ਰਭਾਵਾਂ ਨੂੰ ਸਥਾਨਕ ਤੌਰ 'ਤੇ PCB ਦੇ ਯੰਗ ਦੇ ਮਾਡਿਊਲਸ ਨੂੰ ਵਧਾ ਕੇ ਸ਼ਾਮਲ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।

ਅੰਜੀਰ. 2. ਮਾਡਲਿੰਗ ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਸਰਲ ਬਣਾਉਣ ਅਤੇ ਹੱਲ ਦੇ ਸਮੇਂ ਨੂੰ ਘਟਾਉਣ ਲਈ ਸਮਰੂਪਤਾ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ QFP ਕੰਪੋਨੈਂਟ ਦੇ ਵਿਸਤ੍ਰਿਤ ਮਾਡਲ ਦੀ ਉਦਾਹਰਨ [36]। ਅੰਜੀਰ. 3. ਜੇ-ਲੀਡ [6] ਦੇ ਵਿਸਤ੍ਰਿਤ FE ਮਾਡਲ ਦੀ ਉਦਾਹਰਨ।

ਕਠੋਰਤਾ ਵਧਾਉਣ ਦੇ ਕਾਰਕ ਦੀ ਗਣਨਾ ਸਰੀਰਕ ਤੌਰ 'ਤੇ ਜੁੜੇ ਮੈਂਬਰ ਨੂੰ ਕੱਟ ਕੇ ਅਤੇ ਝੁਕਣ ਦੇ ਟੈਸਟ ਦੇ ਤਰੀਕਿਆਂ ਨੂੰ ਲਾਗੂ ਕਰਕੇ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ [52]। ਪਿਟਾਰੇਸੀ ਐਟ ਅਲ. [52,54] ਨੇ ਇੱਕ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ ਨਾਲ ਜੁੜੇ ਭਾਗਾਂ ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੇ ਗਏ ਪੁੰਜ ਅਤੇ ਕਠੋਰਤਾ ਦੇ ਸਰਲੀਕਰਨ ਪ੍ਰਭਾਵ ਦੀ ਜਾਂਚ ਕੀਤੀ।

ਪਹਿਲਾ ਪੇਪਰ ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਦੇ ਵਿਰੁੱਧ ਪ੍ਰਮਾਣਿਤ, ਇੱਕ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ ਦੇ ਇੱਕ ਸਰਲ FE ਮਾਡਲ ਦੇ ਇੱਕ ਸਿੰਗਲ ਕੇਸ ਦੀ ਜਾਂਚ ਕਰਦਾ ਹੈ। ਇਸ ਪੇਪਰ ਦੀ ਦਿਲਚਸਪੀ ਦਾ ਮੁੱਖ ਖੇਤਰ ਵਿਤਰਿਤ ਸੰਪਤੀਆਂ ਦਾ ਨਿਰਧਾਰਨ ਹੈ, ਇਸ ਚੇਤਾਵਨੀ ਦੇ ਨਾਲ ਕਿ ਇੱਕ ਸਹੀ ਮਾਡਲ ਲਈ ਟੌਰਸ਼ਨਲ ਕਠੋਰਤਾ ਦੀ ਉੱਚ ਸ਼ੁੱਧਤਾ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।

ਦੂਜਾ ਲੇਖ ਪੰਜ ਵੱਖ-ਵੱਖ ਭਰੇ ਹੋਏ PCBs 'ਤੇ ਨਜ਼ਰ ਮਾਰਦਾ ਹੈ, ਹਰੇਕ ਨੂੰ ਇਸਦੀ ਰਚਨਾ ਦੇ ਸਰਲੀਕਰਨ ਦੇ ਕਈ ਵੱਖ-ਵੱਖ ਪੱਧਰਾਂ ਨਾਲ ਮਾਡਲ ਕੀਤਾ ਗਿਆ ਹੈ। ਇਹਨਾਂ ਮਾਡਲਾਂ ਦੀ ਤੁਲਨਾ ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਨਾਲ ਕੀਤੀ ਜਾਂਦੀ ਹੈ। ਇਹ ਪੇਪਰ ਪੁੰਜ-ਕਠੋਰਤਾ ਅਨੁਪਾਤ ਅਤੇ ਮਾਡਲ ਸ਼ੁੱਧਤਾ ਵਿਚਕਾਰ ਸਬੰਧ ਦੇ ਕੁਝ ਸਿੱਖਿਆਦਾਇਕ ਨਿਰੀਖਣਾਂ ਦੇ ਨਾਲ ਸਮਾਪਤ ਹੁੰਦਾ ਹੈ। ਇਹ ਦੋਵੇਂ ਪੇਪਰ ਦੋ ਮਾਡਲਾਂ ਵਿਚਕਾਰ ਆਪਸੀ ਸਬੰਧਾਂ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨ ਲਈ ਸਿਰਫ ਕੁਦਰਤੀ ਬਾਰੰਬਾਰਤਾ ਅਤੇ MEC (ਮਾਡਲ ਭਰੋਸਾ ਮਾਪਦੰਡ) ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ। ਬਦਕਿਸਮਤੀ ਨਾਲ, ਕੁਦਰਤੀ ਬਾਰੰਬਾਰਤਾ ਵਿੱਚ ਗਲਤੀ ਸਥਾਨਕ ਪ੍ਰਵੇਗ ਜਾਂ ਝੁਕਣ ਵਾਲੇ ਪਲਾਂ ਵਿੱਚ ਗਲਤੀ ਬਾਰੇ ਕੋਈ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਨਹੀਂ ਕਰ ਸਕਦੀ ਹੈ, ਅਤੇ MKO ਕੇਵਲ ਦੋ ਕੁਦਰਤੀ ਮੋਡਾਂ ਵਿਚਕਾਰ ਸਮੁੱਚਾ ਸਬੰਧ ਦੇ ਸਕਦਾ ਹੈ, ਪਰ ਪ੍ਰਵੇਗ ਜਾਂ ਵਕਰਤਾ ਦੀ ਪ੍ਰਤੀਸ਼ਤਤਾ ਗਲਤੀ ਦੀ ਗਣਨਾ ਕਰਨ ਲਈ ਵਰਤਿਆ ਨਹੀਂ ਜਾ ਸਕਦਾ ਹੈ। ਸੰਖਿਆਤਮਕ ਵਿਸ਼ਲੇਸ਼ਣ ਅਤੇ ਕੰਪਿਊਟਰ ਸਿਮੂਲੇਸ਼ਨ ਦੇ ਸੁਮੇਲ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ, ਸਿਫਿਊਐਂਟਸ [10] ਹੇਠਾਂ ਦਿੱਤੇ ਚਾਰ ਨਿਰੀਖਣ ਕਰਦਾ ਹੈ।

1. ਸਹੀ ਵਿਸ਼ਲੇਸ਼ਣ ਲਈ ਸਿਮੂਲੇਟ ਮੋਡਾਂ ਵਿੱਚ ਘੱਟੋ-ਘੱਟ 90% ਥਿੜਕਣ ਵਾਲਾ ਪੁੰਜ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।
2. ਉਹਨਾਂ ਮਾਮਲਿਆਂ ਵਿੱਚ ਜਿੱਥੇ ਬੋਰਡ ਦੇ ਵਿਵਹਾਰ ਇਸਦੀ ਮੋਟਾਈ ਨਾਲ ਤੁਲਨਾਯੋਗ ਹਨ, ਗੈਰ-ਰੇਖਿਕ ਵਿਸ਼ਲੇਸ਼ਣ ਰੇਖਿਕ ਵਿਸ਼ਲੇਸ਼ਣ ਨਾਲੋਂ ਵਧੇਰੇ ਉਚਿਤ ਹੋ ਸਕਦਾ ਹੈ।
3. ਕੰਪੋਨੈਂਟ ਪਲੇਸਮੈਂਟ ਵਿੱਚ ਛੋਟੀਆਂ ਗਲਤੀਆਂ ਜਵਾਬੀ ਮਾਪਾਂ ਵਿੱਚ ਵੱਡੀਆਂ ਗਲਤੀਆਂ ਦਾ ਕਾਰਨ ਬਣ ਸਕਦੀਆਂ ਹਨ।
4. ਜਵਾਬ ਮਾਪ ਦੀ ਸ਼ੁੱਧਤਾ ਕਠੋਰਤਾ ਨਾਲੋਂ ਪੁੰਜ ਵਿੱਚ ਤਰੁੱਟੀਆਂ ਪ੍ਰਤੀ ਵਧੇਰੇ ਸੰਵੇਦਨਸ਼ੀਲ ਹੁੰਦੀ ਹੈ।

8.1.4 ਸਰਹੱਦੀ ਹਾਲਾਤ

ਪੀਸੀਬੀ ਕਿਨਾਰੇ ਰੋਟੇਸ਼ਨ ਕਠੋਰਤਾ ਗੁਣਾਂਕ ਦਾ ਗਣਨਾ ਕੀਤੇ ਜਵਾਬ [59] ਦੀ ਸ਼ੁੱਧਤਾ 'ਤੇ ਮਹੱਤਵਪੂਰਣ ਪ੍ਰਭਾਵ ਪੈਂਦਾ ਹੈ, ਅਤੇ ਖਾਸ ਸੰਰਚਨਾ 'ਤੇ ਨਿਰਭਰ ਕਰਦੇ ਹੋਏ ਸ਼ਾਮਲ ਕੀਤੇ ਗਏ ਕੰਪੋਨੈਂਟ ਪੁੰਜ ਅਤੇ ਕਠੋਰਤਾ ਨਾਲੋਂ ਬਹੁਤ ਜ਼ਿਆਦਾ ਮਹੱਤਵ ਰੱਖਦਾ ਹੈ। ਰੋਟੇਸ਼ਨਲ ਕਿਨਾਰੇ ਦੀ ਕਠੋਰਤਾ ਨੂੰ ਜ਼ੀਰੋ ਦੇ ਰੂਪ ਵਿੱਚ ਮਾਡਲਿੰਗ ਕਰਨਾ ਆਮ ਤੌਰ 'ਤੇ ਰੂੜੀਵਾਦੀ ਨਤੀਜੇ ਪੈਦਾ ਕਰਦਾ ਹੈ, ਜਦੋਂ ਕਿ ਕੱਸ ਕੇ ਕਲੈਂਪ ਕੀਤਾ ਗਿਆ ਮਾਡਲਿੰਗ ਆਮ ਤੌਰ 'ਤੇ ਨਤੀਜਿਆਂ ਨੂੰ ਘੱਟ ਅੰਦਾਜ਼ਾ ਲਗਾਉਂਦੀ ਹੈ, ਕਿਉਂਕਿ ਸਭ ਤੋਂ ਸਖ਼ਤ PCB ਕਲੈਂਪਿੰਗ ਵਿਧੀ ਵੀ ਪੂਰੀ ਤਰ੍ਹਾਂ ਕਲੈਂਪਡ ਕਿਨਾਰੇ ਦੀ ਸਥਿਤੀ ਨੂੰ ਯਕੀਨੀ ਨਹੀਂ ਬਣਾ ਸਕਦੀ ਹੈ। ਬਾਰਕਰ ਅਤੇ ਚੇਨ [5] ਪ੍ਰਯੋਗਾਤਮਕ ਨਤੀਜਿਆਂ ਦੇ ਨਾਲ ਵਿਸ਼ਲੇਸ਼ਣਾਤਮਕ ਸਿਧਾਂਤ ਨੂੰ ਪ੍ਰਮਾਣਿਤ ਕਰਦੇ ਹਨ ਇਹ ਦਿਖਾਉਣ ਲਈ ਕਿ ਕਿਨਾਰੇ ਦੀ ਰੋਟੇਸ਼ਨਲ ਕਠੋਰਤਾ ਪੀਸੀਬੀ ਦੀ ਕੁਦਰਤੀ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਕਿਵੇਂ ਪ੍ਰਭਾਵਿਤ ਕਰਦੀ ਹੈ। ਇਸ ਕੰਮ ਦੀ ਮੁੱਖ ਖੋਜ ਕਿਨਾਰੇ ਦੀ ਰੋਟੇਸ਼ਨ ਕਠੋਰਤਾ ਅਤੇ ਕੁਦਰਤੀ ਬਾਰੰਬਾਰਤਾ ਦੇ ਵਿਚਕਾਰ ਮਜ਼ਬੂਤ ​​​​ਸਬੰਧ ਹੈ, ਸਿਧਾਂਤ ਦੇ ਨਾਲ ਇਕਸਾਰ। ਇਸਦਾ ਇਹ ਵੀ ਮਤਲਬ ਹੈ ਕਿ ਕਿਨਾਰੇ ਦੀ ਰੋਟੇਸ਼ਨਲ ਕਠੋਰਤਾ ਦੇ ਮਾਡਲਿੰਗ ਵਿੱਚ ਵੱਡੀਆਂ ਗਲਤੀਆਂ ਜਵਾਬ ਪੂਰਵ-ਅਨੁਮਾਨ ਵਿੱਚ ਵੱਡੀਆਂ ਗਲਤੀਆਂ ਵੱਲ ਲੈ ਜਾਣਗੀਆਂ। ਹਾਲਾਂਕਿ ਇਹ ਕੰਮ ਇੱਕ ਖਾਸ ਕੇਸ ਵਿੱਚ ਵਿਚਾਰਿਆ ਗਿਆ ਸੀ, ਇਹ ਸਾਰੀਆਂ ਕਿਸਮਾਂ ਦੀਆਂ ਸੀਮਾ ਸਥਿਤੀ ਵਿਧੀਆਂ ਦੇ ਮਾਡਲਿੰਗ ਲਈ ਲਾਗੂ ਹੁੰਦਾ ਹੈ। ਲਿਮ ਐਟ ਅਲ ਤੋਂ ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਦੀ ਵਰਤੋਂ ਕਰਨਾ। [41] ਇੱਕ ਉਦਾਹਰਨ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਕਿ ਇੱਕ PCB ਮਾਡਲ ਵਿੱਚ FE ਦੀ ਵਰਤੋਂ ਕਰਨ ਲਈ ਕਿਨਾਰੇ ਦੀ ਰੋਟੇਸ਼ਨਲ ਕਠੋਰਤਾ ਦੀ ਗਣਨਾ ਕਿਵੇਂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ; ਇਹ ਬਾਰਕਰ ਅਤੇ ਚੇਨ [5] ਦੁਆਰਾ ਅਪਣਾਏ ਗਏ ਢੰਗ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਪ੍ਰਾਪਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇਹ ਕੰਮ ਇਹ ਵੀ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਕੁਦਰਤੀ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਵੱਧ ਤੋਂ ਵੱਧ ਕਰਨ ਲਈ ਕਿਸੇ ਢਾਂਚੇ ਵਿੱਚ ਕਿਸੇ ਵੀ ਬਿੰਦੂ ਦੀ ਅਨੁਕੂਲ ਸਥਿਤੀ ਨੂੰ ਕਿਵੇਂ ਨਿਰਧਾਰਤ ਕਰਨਾ ਹੈ। ਉਹ ਕੰਮ ਜੋ ਵਿਸ਼ੇਸ਼ ਤੌਰ 'ਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਪ੍ਰਤੀਕ੍ਰਿਆ ਨੂੰ ਘਟਾਉਣ ਲਈ ਸੀਮਾ ਸਥਿਤੀਆਂ ਨੂੰ ਸੋਧਣ ਦੇ ਪ੍ਰਭਾਵ ਨੂੰ ਵਿਚਾਰਦੇ ਹਨ, ਗੁਓ ਅਤੇ ਝਾਓ [21] ਦੁਆਰਾ ਵੀ ਮੌਜੂਦ ਹਨ; ਐਗਲੀਏਟੀ [2]; ਐਗਲੀਏਟੀ ਅਤੇ ਸ਼ਵਿੰਗਸ਼ੈਕਲ [3], ਲਿਮ ਐਟ ਅਲ. [41]।

8.1.5 ਸਦਮਾ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਪ੍ਰਭਾਵ ਦੀ ਭਵਿੱਖਬਾਣੀ

ਪਿਟਾਰੇਸੀ ਐਟ ਅਲ. [53-55] 3D ਬਲਾਕਾਂ ਦੇ ਰੂਪ ਵਿੱਚ ਪ੍ਰਸਤੁਤ ਕੀਤੇ ਭਾਗਾਂ ਵਾਲੇ ਇੱਕ ਬੋਰਡ ਦੇ ਸਦਮੇ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਪ੍ਰਤੀਕ੍ਰਿਆ ਦਾ ਅਨੁਮਾਨ ਲਗਾਉਣ ਲਈ ਇੱਕ PCB ਦੇ ਇੱਕ ਵਿਸਤ੍ਰਿਤ FE ਮਾਡਲ ਦੀ ਵਰਤੋਂ ਕਰੋ। ਇਹਨਾਂ ਮਾਡਲਾਂ ਨੇ ਗੂੰਜ 'ਤੇ ਪ੍ਰਤੀਕ੍ਰਿਆ ਦੀ ਭਵਿੱਖਬਾਣੀ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਣ ਲਈ ਪ੍ਰਯੋਗਾਤਮਕ ਤੌਰ 'ਤੇ ਨਿਰਧਾਰਤ ਨਿਰੰਤਰ ਡੈਪਿੰਗ ਅਨੁਪਾਤ ਦੀ ਵਰਤੋਂ ਕੀਤੀ। ਪ੍ਰਭਾਵ ਪ੍ਰਤੀਕਿਰਿਆ ਸਪੈਕਟ੍ਰਮ (SRS) ਅਤੇ ਸਮਾਂ-ਸਵੀਪਿੰਗ ਤਰੀਕਿਆਂ ਦੀ ਤੁਲਨਾ ਪ੍ਰਭਾਵ ਪ੍ਰਤੀਕਿਰਿਆ ਦੀ ਭਵਿੱਖਬਾਣੀ ਲਈ ਕੀਤੀ ਗਈ ਸੀ, ਦੋਵੇਂ ਵਿਧੀਆਂ ਸ਼ੁੱਧਤਾ ਅਤੇ ਹੱਲ ਸਮੇਂ ਦੇ ਵਿਚਕਾਰ ਵਪਾਰ-ਬੰਦ ਹੋਣ ਦੇ ਨਾਲ।

8.2 ਅਸਵੀਕਾਰ ਮਾਪਦੰਡ

ਅਸਫਲਤਾ ਮਾਪਦੰਡ ਪੀਸੀਬੀ ਦੇ ਜਵਾਬ ਦਾ ਇੱਕ ਮਾਪ ਲੈਂਦੇ ਹਨ ਅਤੇ ਇੱਕ ਅਸਫਲਤਾ ਮੈਟ੍ਰਿਕ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਇਸਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ, ਜਿੱਥੇ ਅਸਫਲਤਾ ਮੈਟ੍ਰਿਕ ਅਸਫਲਤਾਵਾਂ (MTBF), ਅਸਫਲਤਾ ਦੇ ਚੱਕਰ, ਅਸਫਲਤਾ-ਮੁਕਤ ਸੰਚਾਲਨ ਦੀ ਸੰਭਾਵਨਾ, ਜਾਂ ਕੋਈ ਹੋਰ ਭਰੋਸੇਯੋਗਤਾ ਮੈਟ੍ਰਿਕ (ਵੇਖੋ IEEE [26]; ਜੇਨਸਨ [28] 47]; O'Connor [XNUMX] ਅਸਫਲਤਾ ਮੈਟ੍ਰਿਕਸ ਦੀ ਚਰਚਾ ਲਈ). ਇਸ ਡੇਟਾ ਨੂੰ ਤਿਆਰ ਕਰਨ ਲਈ ਬਹੁਤ ਸਾਰੇ ਵੱਖ-ਵੱਖ ਪਹੁੰਚਾਂ ਨੂੰ ਆਸਾਨੀ ਨਾਲ ਵਿਸ਼ਲੇਸ਼ਣਾਤਮਕ ਅਤੇ ਅਨੁਭਵੀ ਤਰੀਕਿਆਂ ਵਿੱਚ ਵੰਡਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਅਨੁਭਵੀ ਵਿਧੀਆਂ ਲੋੜੀਂਦੇ ਗਤੀਸ਼ੀਲ ਲੋਡ ਲਈ ਭਾਗਾਂ ਦੇ ਟੈਸਟ ਨਮੂਨੇ ਲੋਡ ਕਰਕੇ ਅਸਫਲਤਾ ਮਾਪਦੰਡ ਡੇਟਾ ਤਿਆਰ ਕਰਦੀਆਂ ਹਨ। ਬਦਕਿਸਮਤੀ ਨਾਲ, ਇਨਪੁਟ ਡੇਟਾ (ਕੰਪੋਨੈਂਟ ਕਿਸਮਾਂ, PCB ਮੋਟਾਈ ਅਤੇ ਲੋਡ) ਦੀ ਵਿਸ਼ਾਲ ਸ਼੍ਰੇਣੀ ਦੇ ਕਾਰਨ ਜੋ ਅਭਿਆਸ ਵਿੱਚ ਸੰਭਵ ਹਨ, ਪ੍ਰਕਾਸ਼ਿਤ ਡੇਟਾ ਸਿੱਧੇ ਤੌਰ 'ਤੇ ਲਾਗੂ ਹੋਣ ਦੀ ਸੰਭਾਵਨਾ ਨਹੀਂ ਹੈ ਕਿਉਂਕਿ ਡੇਟਾ ਸਿਰਫ ਬਹੁਤ ਖਾਸ ਮਾਮਲਿਆਂ ਵਿੱਚ ਵੈਧ ਹੁੰਦਾ ਹੈ। ਵਿਸ਼ਲੇਸ਼ਣਾਤਮਕ ਢੰਗ ਅਜਿਹੇ ਨੁਕਸਾਨਾਂ ਤੋਂ ਪੀੜਤ ਨਹੀਂ ਹੁੰਦੇ ਹਨ ਅਤੇ ਉਹਨਾਂ ਦੀ ਵਧੇਰੇ ਵਿਆਪਕ ਉਪਯੋਗਤਾ ਹੁੰਦੀ ਹੈ।

8.2.1. ਅਨੁਭਵੀ ਅਸਫਲਤਾ ਦੇ ਮਾਪਦੰਡ

ਜਿਵੇਂ ਕਿ ਪਹਿਲਾਂ ਦੱਸਿਆ ਗਿਆ ਹੈ, ਜ਼ਿਆਦਾਤਰ ਅਨੁਭਵੀ ਮਾਡਲਾਂ ਦੀ ਇੱਕ ਸੀਮਾ ਇਹ ਹੈ ਕਿ ਉਹ ਸਿਰਫ਼ ਉਸੇ PCB ਮੋਟਾਈ, ਸਮਾਨ ਕੰਪੋਨੈਂਟ ਕਿਸਮਾਂ, ਅਤੇ ਇੰਪੁੱਟ ਲੋਡ ਨੂੰ ਸ਼ਾਮਲ ਕਰਨ ਵਾਲੀਆਂ ਸੰਰਚਨਾਵਾਂ 'ਤੇ ਲਾਗੂ ਹੁੰਦੇ ਹਨ, ਜਿਸਦੀ ਸੰਭਾਵਨਾ ਨਹੀਂ ਹੈ। ਹਾਲਾਂਕਿ, ਉਪਲਬਧ ਸਾਹਿਤ ਹੇਠਾਂ ਦਿੱਤੇ ਕਾਰਨਾਂ ਲਈ ਲਾਭਦਾਇਕ ਹੈ: ਇਹ ਅਸਫਲਤਾ ਦੇ ਟੈਸਟ ਕਰਨ ਦੀਆਂ ਚੰਗੀਆਂ ਉਦਾਹਰਣਾਂ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ, ਅਸਫਲਤਾ ਮੈਟ੍ਰਿਕਸ ਲਈ ਵੱਖ-ਵੱਖ ਵਿਕਲਪਾਂ ਨੂੰ ਉਜਾਗਰ ਕਰਦਾ ਹੈ, ਅਤੇ ਅਸਫਲਤਾ ਦੇ ਮਕੈਨਿਕਸ ਦੇ ਸੰਬੰਧ ਵਿੱਚ ਕੀਮਤੀ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਲੀ [37] ਨੇ 272-ਪਿੰਨ ਬੀਜੀਏ ਅਤੇ 160-ਪਿੰਨ QFP ਪੈਕੇਜਾਂ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਨ ਲਈ ਇੱਕ ਅਨੁਭਵੀ ਮਾਡਲ ਬਣਾਇਆ। ਕੰਡਕਟਰਾਂ ਵਿੱਚ ਅਤੇ ਪੈਕੇਜ ਬਾਡੀ ਵਿੱਚ ਥਕਾਵਟ ਦੇ ਨੁਕਸਾਨ ਦੀ ਜਾਂਚ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਅਤੇ ਪ੍ਰਯੋਗਾਤਮਕ ਨਤੀਜੇ ਇੱਕ ਵਿਸਤ੍ਰਿਤ FE ਮਾਡਲ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਗਣਨਾ ਕੀਤੇ ਗਏ ਤਣਾਅ-ਅਧਾਰਤ ਨੁਕਸਾਨ ਦੇ ਵਿਸ਼ਲੇਸ਼ਣ ਦੇ ਨਾਲ ਚੰਗੇ ਸਮਝੌਤੇ ਵਿੱਚ ਹਨ (ਲੀ ਅਤੇ ਪੋਗਲਿਟਸ [38,39] ਵੀ ਵੇਖੋ)। ਇਹ ਪ੍ਰਕਿਰਿਆ ਵਾਈਬ੍ਰੇਸ਼ਨ ਇਨਪੁਟ ਸਿਗਨਲ ਦੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਪ੍ਰਵੇਗ ਦੇ ਦਿੱਤੇ ਪੱਧਰ ਲਈ ਸੰਚਤ ਨੁਕਸਾਨ ਪੈਦਾ ਕਰਦੀ ਹੈ।
ਲੌ ਏਟ ਅਲ [36] ਨੇ ਵੇਬੁੱਲ ਅੰਕੜਿਆਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਸਦਮੇ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਲੋਡਿੰਗ ਦੇ ਅਧੀਨ ਖਾਸ ਭਾਗਾਂ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦਾ ਮੁਲਾਂਕਣ ਕੀਤਾ। ਲਿਗੂਰੇ ਅਤੇ ਫੋਲੋਏਲ [40] ਨੇ ਸੇਵਾ ਚੱਕਰਾਂ ਵਿੱਚ ਸਥਾਨਕ ਪ੍ਰਵੇਗ ਨੂੰ ਵੱਖ-ਵੱਖ ਕਰਕੇ ਐਲਐਲਸੀਸੀ ਅਤੇ ਜੇ-ਲੀਡ ਕੰਪੋਨੈਂਟਸ ਦੀਆਂ ਅਸਫਲਤਾਵਾਂ ਦੀ ਜਾਂਚ ਕੀਤੀ। ਸਥਾਨਕ ਪ੍ਰਵੇਗ ਦੀ ਵਰਤੋਂ ਚੈਸੀਸ ਇਨਪੁਟ ਪ੍ਰਵੇਗ ਦੇ ਉਲਟ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਅਤੇ ਟੈਸਟ ਦੇ ਨਤੀਜਿਆਂ 'ਤੇ ਤਾਪਮਾਨ ਦੇ ਪ੍ਰਭਾਵ ਦੀ ਜਾਂਚ ਕੀਤੀ ਗਈ ਸੀ। ਲੇਖ ਕੰਪੋਨੈਂਟ ਭਰੋਸੇਯੋਗਤਾ 'ਤੇ PCB ਮੋਟਾਈ ਦੇ ਪ੍ਰਭਾਵ ਬਾਰੇ ਖੋਜ ਦਾ ਹਵਾਲਾ ਵੀ ਦਿੰਦਾ ਹੈ।

ਗੁਓ ਅਤੇ ਝਾਓ [21] ਕੰਪੋਨੈਂਟਸ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਤੁਲਨਾ ਕਰਦੇ ਹਨ ਜਦੋਂ ਸਥਾਨਕ ਟੌਰਸ਼ਨਲ ਵਕਰਤਾ ਨੂੰ ਲੋਡ ਵਜੋਂ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਪਿਛਲੇ ਅਧਿਐਨਾਂ ਦੇ ਉਲਟ ਜੋ ਪ੍ਰਵੇਗ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਸਨ। ਥਕਾਵਟ ਦੇ ਨੁਕਸਾਨ ਨੂੰ ਸਿਮੂਲੇਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਫਿਰ FE ਮਾਡਲ ਦੀ ਤੁਲਨਾ ਪ੍ਰਯੋਗਾਤਮਕ ਨਤੀਜਿਆਂ ਨਾਲ ਕੀਤੀ ਜਾਂਦੀ ਹੈ. ਲੇਖ ਭਰੋਸੇਯੋਗਤਾ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਣ ਲਈ ਕੰਪੋਨੈਂਟ ਲੇਆਉਟ ਨੂੰ ਅਨੁਕੂਲ ਬਣਾਉਣ ਬਾਰੇ ਵੀ ਚਰਚਾ ਕਰਦਾ ਹੈ।

ਹੈਮ ਅਤੇ ਲੀ [22] ਚੱਕਰਵਾਤੀ ਟੋਰਸ਼ੀਅਲ ਲੋਡਿੰਗ ਦੇ ਅਧੀਨ ਲੀਡ ਸੋਲਡਰ ਤਣਾਅ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨ ਦੀ ਸਮੱਸਿਆ ਲਈ ਇੱਕ ਟੈਸਟ ਡੇਟਾ ਵਿਧੀ ਪੇਸ਼ ਕਰਦੇ ਹਨ। ਐਸਟੇਸ ਐਟ ਅਲ [15] ਨੇ ਲਾਗੂ ਇਨਪੁਟ ਪ੍ਰਵੇਗ ਅਤੇ ਥਰਮਲ ਲੋਡ ਦੇ ਨਾਲ ਗਲਵਿੰਗ ਕੰਪੋਨੈਂਟਸ (GOST IEC 61188-5-5-2013) ਦੀ ਅਸਫਲਤਾ ਦੀ ਸਮੱਸਿਆ ਨੂੰ ਮੰਨਿਆ। ਅਧਿਐਨ ਕੀਤੇ ਗਏ ਭਾਗਾਂ ਵਿੱਚ ਚਿੱਪ ਪੈਕੇਜ ਕਿਸਮਾਂ CQFP 352, 208, 196, 84 ਅਤੇ 28 ਦੇ ਨਾਲ-ਨਾਲ FP 42 ਅਤੇ 10 ਹਨ। ਇਹ ਲੇਖ ਭੂ-ਸਥਿਰ ਧਰਤੀ ਉਪਗ੍ਰਹਿ ਦੇ ਚੱਕਰ ਵਿੱਚ ਉਤਰਾਅ-ਚੜ੍ਹਾਅ ਦੇ ਕਾਰਨ ਇਲੈਕਟ੍ਰਾਨਿਕ ਭਾਗਾਂ ਦੀ ਅਸਫਲਤਾ ਲਈ ਸਮਰਪਿਤ ਹੈ, ਸਮਾਂ ਅਸਫਲਤਾਵਾਂ ਦੇ ਵਿਚਕਾਰ ਭੂ-ਸਥਿਰ ਜਾਂ ਹੇਠਲੇ ਧਰਤੀ ਦੇ ਚੱਕਰਾਂ 'ਤੇ ਉਡਾਣ ਦੇ ਸਾਲਾਂ ਦੇ ਰੂਪ ਵਿੱਚ ਦਿੱਤਾ ਗਿਆ ਹੈ। ਇਹ ਨੋਟ ਕੀਤਾ ਗਿਆ ਹੈ ਕਿ ਸੋਲਡਰ ਜੁਆਇੰਟ ਦੀ ਬਜਾਏ ਪੈਕੇਜ ਬਾਡੀ ਦੇ ਸੰਪਰਕ ਵਿੱਚ ਸਥਾਨਾਂ 'ਤੇ ਗਲਵਿੰਗ ਤਾਰਾਂ ਦੇ ਅਸਫਲ ਹੋਣ ਦੀ ਸੰਭਾਵਨਾ ਵਧੇਰੇ ਹੁੰਦੀ ਹੈ।

ਜੀਹ ਅਤੇ ਜੰਗ [30] ਸੋਲਡਰ ਜੁਆਇੰਟ ਵਿੱਚ ਅੰਦਰੂਨੀ ਨਿਰਮਾਣ ਨੁਕਸ ਕਾਰਨ ਉਪਕਰਨਾਂ ਦੀਆਂ ਅਸਫਲਤਾਵਾਂ 'ਤੇ ਵਿਚਾਰ ਕਰਦੇ ਹਨ। ਇਹ PCB ਦਾ ਇੱਕ ਬਹੁਤ ਹੀ ਵਿਸਤ੍ਰਿਤ FE ਮਾਡਲ ਬਣਾ ਕੇ ਅਤੇ ਵੱਖ-ਵੱਖ ਨਿਰਮਾਣ ਦਰਾੜ ਲੰਬਾਈ ਲਈ ਪਾਵਰ ਸਪੈਕਟ੍ਰਲ ਘਣਤਾ (PSD) ਲੱਭ ਕੇ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਲਿਗਯੋਰ, ਫਾਲੋਏਲ [40] ਅਤੇ ਸ਼ੈਟੀ, ਰੀਨੀਕੈਨੇਨ [58] ਸੁਝਾਅ ਦਿੰਦੇ ਹਨ ਕਿ ਅਨੁਭਵੀ ਢੰਗ ਖਾਸ ਜੁੜੇ ਹੋਏ ਕੰਪੋਨੈਂਟ ਕੌਂਫਿਗਰੇਸ਼ਨਾਂ ਲਈ ਸਭ ਤੋਂ ਸਹੀ ਅਤੇ ਉਪਯੋਗੀ ਅਸਫਲਤਾ ਡੇਟਾ ਪੈਦਾ ਕਰਦੇ ਹਨ। ਇਸ ਕਿਸਮ ਦੇ ਤਰੀਕਿਆਂ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ ਜੇਕਰ ਕੁਝ ਇਨਪੁਟ ਡੇਟਾ (ਬੋਰਡ ਦੀ ਮੋਟਾਈ, ਕੰਪੋਨੈਂਟ ਦੀ ਕਿਸਮ, ਵਕਰ ਰੇਂਜ) ਨੂੰ ਪੂਰੇ ਡਿਜ਼ਾਈਨ ਦੌਰਾਨ ਸਥਿਰ ਰੱਖਿਆ ਜਾ ਸਕਦਾ ਹੈ, ਜਾਂ ਜੇਕਰ ਉਪਭੋਗਤਾ ਇਸ ਕਿਸਮ ਦੇ ਅਸਲ ਟੈਸਟ ਕਰਨ ਦੀ ਸਮਰੱਥਾ ਰੱਖਦਾ ਹੈ।

8.2.2. ਵਿਸ਼ਲੇਸ਼ਣਾਤਮਕ ਅਸਫਲਤਾ ਮਾਪਦੰਡ

ਕੋਨੇ ਦੇ ਜੋੜਾਂ ਦੇ SMT ਮਾਡਲ

SMT ਕਾਰਨਰ ਪਿੰਨ ਅਸਫਲਤਾਵਾਂ ਨੂੰ ਦੇਖ ਰਹੇ ਵੱਖ-ਵੱਖ ਖੋਜਕਰਤਾ ਸੁਝਾਅ ਦਿੰਦੇ ਹਨ ਕਿ ਇਹ ਅਸਫਲਤਾ ਦਾ ਸਭ ਤੋਂ ਆਮ ਕਾਰਨ ਹੈ। ਸਿਧਾਰਥ ਅਤੇ ਬਾਰਕਰ [59] ਦੇ ਪੇਪਰ SMT ਕਾਰਨਰ ਲੀਡ ਅਤੇ ਲੂਪ ਲੀਡ ਕੰਪੋਨੈਂਟਸ ਦੇ ਤਣਾਅ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨ ਲਈ ਇੱਕ ਮਾਡਲ ਪੇਸ਼ ਕਰਕੇ ਪੇਪਰਾਂ ਦੀ ਇੱਕ ਪੁਰਾਣੀ ਲੜੀ ਨੂੰ ਪੂਰਾ ਕਰਦੇ ਹਨ। ਪ੍ਰਸਤਾਵਿਤ ਮਾਡਲ ਵਿੱਚ ਛੇ ਸਭ ਤੋਂ ਖਰਾਬ ਸਥਿਤੀਆਂ ਲਈ ਵਿਸਤ੍ਰਿਤ FE ਮਾਡਲ ਦੀ ਤੁਲਨਾ ਵਿੱਚ 7% ਤੋਂ ਘੱਟ ਦੀ ਗਲਤੀ ਹੈ। ਮਾਡਲ ਬਾਰਕਰ ਅਤੇ ਸਿਧਾਰਥ [4] ਦੁਆਰਾ ਪਹਿਲਾਂ ਪ੍ਰਕਾਸ਼ਿਤ ਇੱਕ ਫਾਰਮੂਲੇ 'ਤੇ ਅਧਾਰਤ ਹੈ, ਜਿੱਥੇ ਇੱਕ ਝੁਕਣ ਵਾਲੇ ਪਲ ਦੇ ਅਧੀਨ ਇੱਕ ਜੁੜੇ ਹਿੱਸੇ ਦੇ ਵਿਗਾੜ ਨੂੰ ਮਾਡਲ ਕੀਤਾ ਗਿਆ ਸੀ। ਸੁਖੀਰ [63] ਦੁਆਰਾ ਪੇਪਰ ਵਿਸ਼ਲੇਸ਼ਣਾਤਮਕ ਤੌਰ 'ਤੇ ਸਥਾਨਕ ਤੌਰ 'ਤੇ ਲਾਗੂ ਝੁਕਣ ਵਾਲੇ ਪਲਾਂ ਦੇ ਕਾਰਨ ਪੈਕੇਜ ਟਰਮੀਨਲਾਂ ਵਿੱਚ ਆਉਣ ਵਾਲੇ ਤਣਾਅ ਦੀ ਜਾਂਚ ਕਰਦਾ ਹੈ। ਬਾਰਕਰ ਅਤੇ ਸਿਧਾਰਥ [4] ਸੁਖੀਰ [63], ਬਾਰਕਰ ਐਟ ਅਲ [4] ਦੇ ਕੰਮ 'ਤੇ ਨਿਰਮਾਣ ਕਰਦੇ ਹਨ, ਜੋ ਮੋਹਰੀ ਰੋਟੇਸ਼ਨਲ ਕਠੋਰਤਾ ਦੇ ਪ੍ਰਭਾਵ ਨੂੰ ਸਮਝਦਾ ਹੈ। ਅੰਤ ਵਿੱਚ, ਬਾਰਕਰ ਐਟ ਅਲ [7] ਨੇ ਲੀਡ ਥਕਾਵਟ ਜੀਵਨ 'ਤੇ ਲੀਡ ਵਿੱਚ ਅਯਾਮੀ ਪਰਿਵਰਤਨ ਦੇ ਪ੍ਰਭਾਵ ਦਾ ਅਧਿਐਨ ਕਰਨ ਲਈ ਵਿਸਤ੍ਰਿਤ FE ਮਾਡਲਾਂ ਦੀ ਵਰਤੋਂ ਕੀਤੀ।

ਇੱਥੇ JEDEC ਲੀਡ ਸਪਰਿੰਗ ਸਥਿਰਾਂਕਾਂ 'ਤੇ ਕੰਮ ਦਾ ਜ਼ਿਕਰ ਕਰਨਾ ਉਚਿਤ ਹੈ, ਜਿਸ ਨੇ ਲੀਡ ਕੰਪੋਨੈਂਟਸ [33-35] ਦੇ ਮਾਡਲਾਂ ਦੀ ਰਚਨਾ ਨੂੰ ਬਹੁਤ ਸਰਲ ਬਣਾਇਆ ਹੈ। ਲੀਡ ਕਨੈਕਸ਼ਨਾਂ ਦੇ ਵਿਸਤ੍ਰਿਤ ਮਾਡਲ ਦੀ ਬਜਾਏ ਸਪਰਿੰਗ ਸਥਿਰਾਂਕ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ; ਮਾਡਲ ਵਿੱਚ FE ਮਾਡਲ ਨੂੰ ਬਣਾਉਣ ਅਤੇ ਹੱਲ ਕਰਨ ਲਈ ਲੋੜੀਂਦਾ ਸਮਾਂ ਘਟਾਇਆ ਜਾਵੇਗਾ। ਕੰਪੋਨੈਂਟ FE ਮਾਡਲ ਵਿੱਚ ਅਜਿਹੇ ਸਥਿਰਾਂਕ ਦੀ ਵਰਤੋਂ ਸਥਾਨਕ ਲੀਡ ਤਣਾਅ ਦੀ ਸਿੱਧੀ ਗਣਨਾ ਨੂੰ ਰੋਕ ਦੇਵੇਗੀ। ਇਸਦੀ ਬਜਾਏ, ਸਮੁੱਚਾ ਲੀਡ ਸਟ੍ਰੇਨ ਦਿੱਤਾ ਜਾਵੇਗਾ, ਜੋ ਕਿ ਫਿਰ ਉਤਪਾਦ ਦੇ ਜੀਵਨ ਚੱਕਰ ਦੇ ਅਧਾਰ 'ਤੇ ਸਥਾਨਕ ਲੀਡ ਤਣਾਅ ਜਾਂ ਲੀਡ ਅਸਫਲਤਾ ਦੇ ਮਾਪਦੰਡ ਨਾਲ ਸਬੰਧਤ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।

ਸਮੱਗਰੀ ਥਕਾਵਟ ਡਾਟਾ

ਸੋਲਡਰ ਅਤੇ ਕੰਪੋਨੈਂਟਸ ਲਈ ਵਰਤੀਆਂ ਜਾਣ ਵਾਲੀਆਂ ਸਮੱਗਰੀਆਂ ਦੀ ਅਸਫਲਤਾ 'ਤੇ ਜ਼ਿਆਦਾਤਰ ਡੇਟਾ ਮੁੱਖ ਤੌਰ 'ਤੇ ਥਰਮਲ ਅਸਫਲਤਾ ਨਾਲ ਸਬੰਧਤ ਹੈ, ਅਤੇ ਥਕਾਵਟ ਅਸਫਲਤਾ ਨਾਲ ਸੰਬੰਧਿਤ ਮੁਕਾਬਲਤਨ ਬਹੁਤ ਘੱਟ ਡੇਟਾ ਮੌਜੂਦ ਹੈ। ਇਸ ਖੇਤਰ ਵਿੱਚ ਇੱਕ ਪ੍ਰਮੁੱਖ ਸੰਦਰਭ ਸੈਂਡੋਰ [56] ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤਾ ਗਿਆ ਹੈ, ਜੋ ਥਕਾਵਟ ਅਤੇ ਸੋਲਡਰ ਅਲਾਇਆਂ ਦੀ ਅਸਫਲਤਾ ਦੇ ਮਕੈਨਿਕਸ ਬਾਰੇ ਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਸਟੀਨਬਰਗ [62] ਸੋਲਡਰ ਨਮੂਨਿਆਂ ਦੀ ਅਸਫਲਤਾ ਨੂੰ ਮੰਨਦਾ ਹੈ। ਯਾਮਾਡਾ ਦੇ ਪੇਪਰ [69] ਵਿੱਚ ਮਿਆਰੀ ਸੋਲਡਰ ਅਤੇ ਤਾਰਾਂ ਲਈ ਥਕਾਵਟ ਡੇਟਾ ਉਪਲਬਧ ਹੈ।

ਅੰਜੀਰ. 4. QFP ਭਾਗਾਂ ਲਈ ਮੈਨੂਅਲ ਤੋਂ ਆਮ ਅਸਫਲ ਸਥਿਤੀ ਪੈਕੇਜ ਬਾਡੀ ਦੇ ਨੇੜੇ ਹੈ।

ਇਸ ਸਮੱਗਰੀ ਦੀਆਂ ਅਸਧਾਰਨ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਕਾਰਨ ਸੋਲਡਰ ਡੀਬੌਂਡਿੰਗ ਨਾਲ ਸੰਬੰਧਿਤ ਮਾਡਲਿੰਗ ਅਸਫਲਤਾਵਾਂ ਚੁਣੌਤੀਪੂਰਨ ਹਨ। ਇਸ ਸਵਾਲ ਦਾ ਹੱਲ ਉਸ ਭਾਗ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ ਜਿਸ ਦੀ ਜਾਂਚ ਕੀਤੀ ਜਾਣੀ ਹੈ। ਇਹ ਜਾਣਿਆ ਜਾਂਦਾ ਹੈ ਕਿ QFP ਪੈਕੇਜਾਂ ਲਈ ਇਸਨੂੰ ਆਮ ਤੌਰ 'ਤੇ ਧਿਆਨ ਵਿੱਚ ਨਹੀਂ ਰੱਖਿਆ ਜਾਂਦਾ ਹੈ, ਅਤੇ ਸੰਦਰਭ ਸਾਹਿਤ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਭਰੋਸੇਯੋਗਤਾ ਦਾ ਮੁਲਾਂਕਣ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਪਰ ਜੇ ਵੱਡੇ ਬੀਜੀਏ ਅਤੇ ਪੀਜੀਏ ਕੰਪੋਨੈਂਟਸ ਦੀ ਸੋਲਡਰਿੰਗ ਦੀ ਗਣਨਾ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਤਾਂ ਲੀਡ ਕਨੈਕਸ਼ਨ, ਉਹਨਾਂ ਦੀਆਂ ਅਸਧਾਰਨ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਕਾਰਨ, ਉਤਪਾਦ ਦੀ ਅਸਫਲਤਾ ਨੂੰ ਪ੍ਰਭਾਵਤ ਕਰ ਸਕਦੇ ਹਨ. ਇਸ ਤਰ੍ਹਾਂ, QFP ਪੈਕੇਜਾਂ ਲਈ, ਲੀਡ ਥਕਾਵਟ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਸਭ ਤੋਂ ਲਾਭਦਾਇਕ ਜਾਣਕਾਰੀ ਹਨ। ਬੀਜੀਏ ਲਈ, ਤਤਕਾਲ ਪਲਾਸਟਿਕ ਵਿਕਾਰ ਦੇ ਅਧੀਨ ਸੋਲਡਰ ਜੋੜਾਂ ਦੀ ਟਿਕਾਊਤਾ ਬਾਰੇ ਜਾਣਕਾਰੀ ਵਧੇਰੇ ਉਪਯੋਗੀ ਹੈ [14]. ਵੱਡੇ ਭਾਗਾਂ ਲਈ, ਸਟੀਨਬਰਗ [62] ਸੋਲਡਰ ਜੁਆਇੰਟ ਪੁੱਲ-ਆਊਟ ਵੋਲਟੇਜ ਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।

ਭਾਰੀ ਕੰਪੋਨੈਂਟ ਅਸਫਲਤਾ ਮਾਡਲ

ਸਟੀਨਬਰਗ [62] ਦੁਆਰਾ ਇੱਕ ਪੇਪਰ ਵਿੱਚ ਭਾਰੀ ਕੰਪੋਨੈਂਟਸ ਲਈ ਮੌਜੂਦ ਸਿਰਫ ਅਸਫਲ ਮਾਡਲਾਂ ਨੂੰ ਪੇਸ਼ ਕੀਤਾ ਗਿਆ ਹੈ, ਜੋ ਕਿ ਕੰਪੋਨੈਂਟਸ ਦੀ ਟੈਂਸਿਲ ਤਾਕਤ ਦੀ ਜਾਂਚ ਕਰਦਾ ਹੈ ਅਤੇ ਇੱਕ ਉਦਾਹਰਨ ਦਿੰਦਾ ਹੈ ਕਿ ਇੱਕ ਲੀਡ ਕੁਨੈਕਸ਼ਨ 'ਤੇ ਲਾਗੂ ਕੀਤੇ ਜਾ ਸਕਣ ਵਾਲੇ ਵੱਧ ਤੋਂ ਵੱਧ ਸਵੀਕਾਰਯੋਗ ਤਣਾਅ ਦੀ ਗਣਨਾ ਕਿਵੇਂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ।

8.3. PoF ਮਾਡਲਾਂ ਦੀ ਲਾਗੂ ਹੋਣ ਬਾਰੇ ਸਿੱਟੇ

PoF ਤਰੀਕਿਆਂ ਬਾਰੇ ਸਾਹਿਤ ਵਿੱਚ ਹੇਠਾਂ ਦਿੱਤੇ ਸਿੱਟੇ ਕੱਢੇ ਗਏ ਹਨ।

ਭਾਗ ਦੀ ਅਸਫਲਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਨ ਲਈ ਸਥਾਨਕ ਜਵਾਬ ਮਹੱਤਵਪੂਰਨ ਹੈ। ਜਿਵੇਂ ਕਿ ਲੀ, ਪੋਗਲਿਟਸ਼ [38] ਵਿੱਚ ਨੋਟ ਕੀਤਾ ਗਿਆ ਹੈ, ਇੱਕ PCB ਦੇ ਕਿਨਾਰਿਆਂ ਦੇ ਹਿੱਸੇ ਝੁਕਣ ਵਿੱਚ ਸਥਾਨਕ ਅੰਤਰਾਂ ਦੇ ਕਾਰਨ PCB ਦੇ ਕੇਂਦਰ ਵਿੱਚ ਸਥਿਤ ਉਹਨਾਂ ਨਾਲੋਂ ਅਸਫਲਤਾ ਲਈ ਘੱਟ ਸੰਵੇਦਨਸ਼ੀਲ ਹੁੰਦੇ ਹਨ। ਸਿੱਟੇ ਵਜੋਂ, PCB 'ਤੇ ਵੱਖ-ਵੱਖ ਸਥਾਨਾਂ 'ਤੇ ਕੰਪੋਨੈਂਟਸ ਦੀ ਅਸਫਲਤਾ ਦੀਆਂ ਵੱਖੋ-ਵੱਖ ਸੰਭਾਵਨਾਵਾਂ ਹੋਣਗੀਆਂ।

ਸਥਾਨਕ ਬੋਰਡ ਵਕਰਤਾ ਨੂੰ SMT ਭਾਗਾਂ ਲਈ ਪ੍ਰਵੇਗ ਨਾਲੋਂ ਵਧੇਰੇ ਮਹੱਤਵਪੂਰਨ ਅਸਫਲਤਾ ਮਾਪਦੰਡ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ। ਹਾਲੀਆ ਕੰਮ [38,57,62,67] ਦਰਸਾਉਂਦੇ ਹਨ ਕਿ ਬੋਰਡ ਵਕਰਤਾ ਮੁੱਖ ਅਸਫਲਤਾ ਮਾਪਦੰਡ ਹੈ।

ਵੱਖ-ਵੱਖ ਕਿਸਮਾਂ ਦੇ ਪੈਕੇਜ, ਪਿੰਨਾਂ ਦੀ ਸੰਖਿਆ ਅਤੇ ਵਰਤੀ ਗਈ ਕਿਸਮ ਦੋਵਾਂ ਵਿੱਚ, ਖਾਸ ਸਥਾਨਕ ਵਾਤਾਵਰਣ [15,36,38] ਦੀ ਪਰਵਾਹ ਕੀਤੇ ਬਿਨਾਂ, ਦੂਜਿਆਂ ਨਾਲੋਂ ਕੁਦਰਤੀ ਤੌਰ 'ਤੇ ਵਧੇਰੇ ਭਰੋਸੇਮੰਦ ਹੁੰਦੇ ਹਨ।
ਤਾਪਮਾਨ ਭਾਗਾਂ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰ ਸਕਦਾ ਹੈ। ਲਿਗੂਰੇ ਅਤੇ ਫੋਲੋਏਲ [40] ਦੱਸਦੇ ਹਨ ਕਿ ਥਕਾਵਟ ਦੀ ਜ਼ਿੰਦਗੀ 0 ◦C ਤੋਂ 65 ◦C ਤੱਕ ਤਾਪਮਾਨ ਸੀਮਾ ਵਿੱਚ ਸਭ ਤੋਂ ਵੱਧ ਹੈ, -30 ◦C ਤੋਂ ਘੱਟ ਅਤੇ 95 ◦C ਤੋਂ ਉੱਪਰ ਦੇ ਤਾਪਮਾਨਾਂ ਵਿੱਚ ਇੱਕ ਧਿਆਨਯੋਗ ਕਮੀ ਦੇ ਨਾਲ। QFP ਭਾਗਾਂ ਲਈ, ਉਹ ਸਥਾਨ ਜਿੱਥੇ ਤਾਰ ਪੈਕੇਜ ਨਾਲ ਜੁੜਦੀ ਹੈ (ਵੇਖੋ ਚਿੱਤਰ 4) ਨੂੰ ਸੋਲਡਰ ਜੋੜ [15,22,38] ਦੀ ਬਜਾਏ ਪ੍ਰਾਇਮਰੀ ਨੁਕਸ ਸਥਾਨ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ।

ਬੋਰਡ ਦੀ ਮੋਟਾਈ ਦਾ SMT ਕੰਪੋਨੈਂਟਸ ਦੇ ਥਕਾਵਟ ਜੀਵਨ 'ਤੇ ਇੱਕ ਨਿਸ਼ਚਿਤ ਪ੍ਰਭਾਵ ਹੁੰਦਾ ਹੈ, ਕਿਉਂਕਿ BGA ਥਕਾਵਟ ਜੀਵਨ ਲਗਭਗ 30-50 ਗੁਣਾ ਘਟਦਾ ਦਿਖਾਇਆ ਗਿਆ ਹੈ ਜੇਕਰ ਬੋਰਡ ਦੀ ਮੋਟਾਈ 0,85mm ਤੋਂ 1,6mm ਤੱਕ ਵਧਾਈ ਜਾਂਦੀ ਹੈ (ਸਥਾਈ ਸਮੁੱਚੀ ਵਕਰਤਾ ਨੂੰ ਕਾਇਮ ਰੱਖਦੇ ਹੋਏ) [13] . ਕੰਪੋਨੈਂਟ ਲੀਡਾਂ ਦੀ ਲਚਕਤਾ (ਪਾਲਣਾ) ਪੈਰੀਫਿਰਲ ਲੀਡ ਕੰਪੋਨੈਂਟਸ [63] ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਨੂੰ ਮਹੱਤਵਪੂਰਨ ਤੌਰ 'ਤੇ ਪ੍ਰਭਾਵਿਤ ਕਰਦੀ ਹੈ, ਹਾਲਾਂਕਿ, ਇਹ ਇੱਕ ਗੈਰ-ਲੀਨੀਅਰ ਸਬੰਧ ਹੈ, ਅਤੇ ਵਿਚਕਾਰਲੇ ਕੁਨੈਕਸ਼ਨ ਲੀਡਜ਼ ਸਭ ਤੋਂ ਘੱਟ ਭਰੋਸੇਯੋਗ ਹਨ।

8.4 ਸਾਫਟਵੇਅਰ ਢੰਗ

ਯੂਨੀਵਰਸਿਟੀ ਆਫ ਮੈਰੀਲੈਂਡ ਵਿਖੇ ਸੈਂਟਰ ਫਾਰ ਐਡਵਾਂਸਡ ਲਾਈਫ ਸਾਈਕਲ ਇੰਜੀਨੀਅਰਿੰਗ (CALCE) ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡਾਂ ਦੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਅਤੇ ਝਟਕੇ ਪ੍ਰਤੀਕਿਰਿਆ ਦੀ ਗਣਨਾ ਕਰਨ ਲਈ ਸੌਫਟਵੇਅਰ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਸੌਫਟਵੇਅਰ (ਨਾਮ CALCE PWA) ਵਿੱਚ ਇੱਕ ਉਪਭੋਗਤਾ ਇੰਟਰਫੇਸ ਹੈ ਜੋ FE ਮਾਡਲ ਨੂੰ ਚਲਾਉਣ ਦੀ ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਸਰਲ ਬਣਾਉਂਦਾ ਹੈ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਮਾਡਲ ਵਿੱਚ ਜਵਾਬ ਗਣਨਾ ਨੂੰ ਸਵੈਚਲਿਤ ਤੌਰ 'ਤੇ ਇਨਪੁਟ ਕਰਦਾ ਹੈ। FE ਜਵਾਬ ਮਾਡਲ ਬਣਾਉਣ ਲਈ ਕੋਈ ਧਾਰਨਾਵਾਂ ਨਹੀਂ ਵਰਤੀਆਂ ਜਾਂਦੀਆਂ ਹਨ, ਅਤੇ ਵਰਤੇ ਗਏ ਅਸਫਲਤਾ ਦੇ ਮਾਪਦੰਡ ਸਟੀਨਬਰਗ [61] ਤੋਂ ਲਏ ਗਏ ਹਨ (ਹਾਲਾਂਕਿ ਬਾਰਕਰਜ਼ ਵਿਧੀ [48] ਨੂੰ ਲਾਗੂ ਕੀਤੇ ਜਾਣ ਦੀ ਵੀ ਉਮੀਦ ਕੀਤੀ ਜਾਂਦੀ ਹੈ)। ਸਾਜ਼-ਸਾਮਾਨ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਣ ਲਈ ਆਮ ਸਿਫ਼ਾਰਸ਼ਾਂ ਪ੍ਰਦਾਨ ਕਰਨ ਲਈ, ਵਰਣਿਤ ਸੌਫਟਵੇਅਰ ਵਧੀਆ ਪ੍ਰਦਰਸ਼ਨ ਕਰਦਾ ਹੈ, ਖਾਸ ਕਰਕੇ ਕਿਉਂਕਿ ਇਹ ਇੱਕੋ ਸਮੇਂ ਥਰਮਲ ਤੌਰ 'ਤੇ ਪ੍ਰੇਰਿਤ ਤਣਾਅ ਨੂੰ ਧਿਆਨ ਵਿੱਚ ਰੱਖਦਾ ਹੈ ਅਤੇ ਘੱਟੋ-ਘੱਟ ਵਿਸ਼ੇਸ਼ ਗਿਆਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ, ਪਰ ਮਾਡਲਾਂ ਵਿੱਚ ਅਸਫਲਤਾ ਦੇ ਮਾਪਦੰਡ ਦੀ ਸ਼ੁੱਧਤਾ ਨੂੰ ਪ੍ਰਯੋਗਾਤਮਕ ਤੌਰ 'ਤੇ ਪ੍ਰਮਾਣਿਤ ਨਹੀਂ ਕੀਤਾ ਗਿਆ ਹੈ।

9. ਸਾਜ਼-ਸਾਮਾਨ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਵਧਾਉਣ ਦੇ ਤਰੀਕੇ

ਇਹ ਸੈਕਸ਼ਨ ਪੋਸਟ-ਪ੍ਰੋਜੈਕਟ ਸੋਧਾਂ ਬਾਰੇ ਚਰਚਾ ਕਰੇਗਾ ਜੋ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਨਾਂ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਂਦੇ ਹਨ। ਉਹ ਦੋ ਸ਼੍ਰੇਣੀਆਂ ਵਿੱਚ ਆਉਂਦੇ ਹਨ: ਉਹ ਜੋ ਪੀਸੀਬੀ ਦੀਆਂ ਸੀਮਾਵਾਂ ਦੀਆਂ ਸਥਿਤੀਆਂ ਨੂੰ ਬਦਲਦੇ ਹਨ, ਅਤੇ ਉਹ ਜੋ ਡੈਪਿੰਗ ਨੂੰ ਵਧਾਉਂਦੇ ਹਨ।

ਸੀਮਾ ਸਥਿਤੀ ਸੋਧਾਂ ਦਾ ਮੁੱਖ ਉਦੇਸ਼ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ ਦੇ ਗਤੀਸ਼ੀਲ ਵਿਘਨ ਨੂੰ ਘਟਾਉਣਾ ਹੈ, ਇਹ ਪੱਸਲੀਆਂ ਨੂੰ ਸਖਤ ਕਰਨ, ਵਾਧੂ ਸਮਰਥਨ ਜਾਂ ਇਨਪੁਟ ਮਾਧਿਅਮ ਦੀ ਵਾਈਬ੍ਰੇਸ਼ਨ ਨੂੰ ਘਟਾਉਣ ਦੁਆਰਾ ਪ੍ਰਾਪਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਸਟੀਫਨਰ ਲਾਭਦਾਇਕ ਹੋ ਸਕਦੇ ਹਨ ਕਿਉਂਕਿ ਉਹ ਕੁਦਰਤੀ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਵਧਾਉਂਦੇ ਹਨ, ਜਿਸ ਨਾਲ ਗਤੀਸ਼ੀਲ ਡਿਫਲੈਕਸ਼ਨ [62] ਘਟਦਾ ਹੈ, ਇਹੀ ਵਾਧੂ ਸਮਰਥਨ ਜੋੜਨ 'ਤੇ ਲਾਗੂ ਹੁੰਦਾ ਹੈ [3], ਹਾਲਾਂਕਿ ਸਮਰਥਨਾਂ ਦੀ ਸਥਿਤੀ ਨੂੰ ਵੀ ਅਨੁਕੂਲਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਜੇਐਚ ਓਂਗ ਅਤੇ ਲਿਮ ਦੇ ਕੰਮਾਂ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। 40]। ਬਦਕਿਸਮਤੀ ਨਾਲ, ਪੱਸਲੀਆਂ ਅਤੇ ਸਹਾਇਤਾ ਲਈ ਆਮ ਤੌਰ 'ਤੇ ਲੇਆਉਟ ਦੇ ਮੁੜ ਡਿਜ਼ਾਈਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ, ਇਸਲਈ ਇਹਨਾਂ ਤਕਨੀਕਾਂ ਨੂੰ ਡਿਜ਼ਾਈਨ ਚੱਕਰ ਦੇ ਸ਼ੁਰੂ ਵਿੱਚ ਸਭ ਤੋਂ ਵਧੀਆ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਇਹ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਧਿਆਨ ਰੱਖਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਕਿ ਸੋਧਾਂ ਸਹਾਇਕ ਢਾਂਚੇ ਦੀਆਂ ਕੁਦਰਤੀ ਬਾਰੰਬਾਰਤਾਵਾਂ ਨਾਲ ਮੇਲ ਕਰਨ ਲਈ ਕੁਦਰਤੀ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਨਹੀਂ ਬਦਲਦੀਆਂ, ਕਿਉਂਕਿ ਇਹ ਉਲਟ ਹੋਵੇਗਾ।

ਇਨਸੂਲੇਸ਼ਨ ਨੂੰ ਜੋੜਨਾ ਸਾਜ਼-ਸਾਮਾਨ ਵਿੱਚ ਟ੍ਰਾਂਸਫਰ ਕੀਤੇ ਗਤੀਸ਼ੀਲ ਵਾਤਾਵਰਣ ਦੇ ਪ੍ਰਭਾਵ ਨੂੰ ਘਟਾ ਕੇ ਉਤਪਾਦ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਵਿੱਚ ਸੁਧਾਰ ਕਰਦਾ ਹੈ ਅਤੇ ਇਸਨੂੰ ਜਾਂ ਤਾਂ ਪੈਸਿਵ ਜਾਂ ਸਰਗਰਮੀ ਨਾਲ ਪ੍ਰਾਪਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ਪੈਸਿਵ ਵਿਧੀਆਂ ਆਮ ਤੌਰ 'ਤੇ ਲਾਗੂ ਕਰਨ ਲਈ ਸਧਾਰਨ ਅਤੇ ਸਸਤੀਆਂ ਹੁੰਦੀਆਂ ਹਨ, ਜਿਵੇਂ ਕਿ ਕੇਬਲ ਇੰਸੂਲੇਟਰਾਂ ਦੀ ਵਰਤੋਂ [66] ਜਾਂ ਸ਼ੇਪ ਮੈਮੋਰੀ ਅਲਾਇਜ਼ (SMA) [32] ਦੇ ਸੂਡੋਇਲੈਸਟਿਕ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਵਰਤੋਂ। ਹਾਲਾਂਕਿ, ਇਹ ਜਾਣਿਆ ਜਾਂਦਾ ਹੈ ਕਿ ਮਾੜੇ ਡਿਜ਼ਾਇਨ ਕੀਤੇ ਆਈਸੋਲਟਰ ਅਸਲ ਵਿੱਚ ਜਵਾਬ ਨੂੰ ਵਧਾ ਸਕਦੇ ਹਨ.
ਕਿਰਿਆਸ਼ੀਲ ਵਿਧੀਆਂ ਆਮ ਤੌਰ 'ਤੇ ਸਰਲਤਾ ਅਤੇ ਪੁੰਜ ਦੀ ਕੀਮਤ 'ਤੇ, ਵਿਆਪਕ ਬਾਰੰਬਾਰਤਾ ਸੀਮਾ 'ਤੇ ਬਿਹਤਰ ਡੈਪਿੰਗ ਪ੍ਰਦਾਨ ਕਰਦੀਆਂ ਹਨ, ਇਸਲਈ ਉਹ ਆਮ ਤੌਰ 'ਤੇ ਨੁਕਸਾਨ ਨੂੰ ਰੋਕਣ ਦੀ ਬਜਾਏ ਬਹੁਤ ਸੰਵੇਦਨਸ਼ੀਲ ਸ਼ੁੱਧਤਾ ਯੰਤਰਾਂ ਦੀ ਸ਼ੁੱਧਤਾ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਣ ਲਈ ਹੁੰਦੇ ਹਨ। ਸਰਗਰਮ ਵਾਈਬ੍ਰੇਸ਼ਨ ਆਈਸੋਲੇਸ਼ਨ ਵਿੱਚ ਇਲੈਕਟ੍ਰੋਮੈਗਨੈਟਿਕ [60] ਅਤੇ ਪਾਈਜ਼ੋਇਲੈਕਟ੍ਰਿਕ ਵਿਧੀਆਂ [18,43] ਸ਼ਾਮਲ ਹਨ। ਸੀਮਾ ਸਥਿਤੀ ਸੰਸ਼ੋਧਨ ਵਿਧੀਆਂ ਦੇ ਉਲਟ, ਡੈਂਪਿੰਗ ਸੋਧ ਦਾ ਉਦੇਸ਼ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਣਾਂ ਦੇ ਸਿਖਰ ਗੂੰਜਣ ਵਾਲੇ ਪ੍ਰਤੀਕਰਮ ਨੂੰ ਘਟਾਉਣਾ ਹੈ, ਜਦੋਂ ਕਿ ਅਸਲ ਕੁਦਰਤੀ ਬਾਰੰਬਾਰਤਾਵਾਂ ਨੂੰ ਥੋੜ੍ਹਾ ਜਿਹਾ ਬਦਲਣਾ ਚਾਹੀਦਾ ਹੈ।

ਜਿਵੇਂ ਕਿ ਵਾਈਬ੍ਰੇਸ਼ਨ ਆਈਸੋਲੇਸ਼ਨ ਦੇ ਨਾਲ, ਡੈਪਿੰਗ ਨੂੰ ਜਾਂ ਤਾਂ ਪੈਸਿਵ ਜਾਂ ਸਰਗਰਮੀ ਨਾਲ ਪ੍ਰਾਪਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਪੁਰਾਣੀ ਅਤੇ ਵਧੇਰੇ ਗੁੰਝਲਤਾ ਵਿੱਚ ਸਮਾਨ ਡਿਜ਼ਾਈਨ ਸਰਲਤਾ ਅਤੇ ਬਾਅਦ ਵਿੱਚ ਡੈਪਿੰਗ ਦੇ ਨਾਲ।

ਪੈਸਿਵ ਵਿਧੀਆਂ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ, ਉਦਾਹਰਨ ਲਈ, ਬਹੁਤ ਹੀ ਸਧਾਰਨ ਢੰਗ ਜਿਵੇਂ ਕਿ ਬੰਧਨ ਸਮੱਗਰੀ, ਜਿਸ ਨਾਲ ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡ [62] ਦੇ ਡੈਪਿੰਗ ਨੂੰ ਵਧਾਉਂਦਾ ਹੈ। ਵਧੇਰੇ ਆਧੁਨਿਕ ਤਰੀਕਿਆਂ ਵਿੱਚ ਕਣ ਡੰਪਿੰਗ [68] ਅਤੇ ਬ੍ਰੌਡਬੈਂਡ ਗਤੀਸ਼ੀਲ ਸੋਖਕ [25] ਦੀ ਵਰਤੋਂ ਸ਼ਾਮਲ ਹੈ।

ਕਿਰਿਆਸ਼ੀਲ ਵਾਈਬ੍ਰੇਸ਼ਨ ਨਿਯੰਤਰਣ ਆਮ ਤੌਰ 'ਤੇ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ [1,45] ਦੀ ਸਤਹ ਨਾਲ ਜੁੜੇ ਪਾਈਜ਼ੋਸੈਰਾਮਿਕ ਤੱਤਾਂ ਦੀ ਵਰਤੋਂ ਦੁਆਰਾ ਪ੍ਰਾਪਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਸਖਤ ਕਰਨ ਦੇ ਤਰੀਕਿਆਂ ਦੀ ਵਰਤੋਂ ਖਾਸ ਤੌਰ 'ਤੇ ਹੁੰਦੀ ਹੈ ਅਤੇ ਹੋਰ ਤਰੀਕਿਆਂ ਦੇ ਸਬੰਧ ਵਿੱਚ ਧਿਆਨ ਨਾਲ ਵਿਚਾਰਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। ਇਹਨਾਂ ਤਕਨੀਕਾਂ ਨੂੰ ਉਹਨਾਂ ਸਾਜ਼-ਸਾਮਾਨਾਂ 'ਤੇ ਲਾਗੂ ਕਰਨਾ ਜੋ ਭਰੋਸੇਯੋਗਤਾ ਦੇ ਮੁੱਦਿਆਂ ਲਈ ਨਹੀਂ ਜਾਣੇ ਜਾਂਦੇ ਹਨ, ਜ਼ਰੂਰੀ ਤੌਰ 'ਤੇ ਡਿਜ਼ਾਈਨ ਦੀ ਲਾਗਤ ਅਤੇ ਭਾਰ ਨਹੀਂ ਵਧਾਏਗਾ। ਹਾਲਾਂਕਿ, ਜੇਕਰ ਇੱਕ ਪ੍ਰਵਾਨਿਤ ਡਿਜ਼ਾਇਨ ਵਾਲਾ ਉਤਪਾਦ ਟੈਸਟਿੰਗ ਦੌਰਾਨ ਅਸਫਲ ਹੋ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਇਹ ਸਾਜ਼ੋ-ਸਾਮਾਨ ਨੂੰ ਮੁੜ ਡਿਜ਼ਾਈਨ ਕਰਨ ਨਾਲੋਂ ਢਾਂਚਾਗਤ ਸਖ਼ਤ ਤਕਨੀਕ ਨੂੰ ਲਾਗੂ ਕਰਨਾ ਬਹੁਤ ਤੇਜ਼ ਅਤੇ ਆਸਾਨ ਹੋ ਸਕਦਾ ਹੈ।

10. ਤਰੀਕਿਆਂ ਨੂੰ ਵਿਕਸਤ ਕਰਨ ਦੇ ਮੌਕੇ

ਇਹ ਭਾਗ ਇਲੈਕਟ੍ਰਾਨਿਕ ਸਾਜ਼ੋ-ਸਾਮਾਨ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਪੂਰਵ-ਅਨੁਮਾਨ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਣ ਦੇ ਮੌਕਿਆਂ ਦਾ ਵੇਰਵਾ ਦਿੰਦਾ ਹੈ, ਹਾਲਾਂਕਿ ਆਪਟੋਇਲੈਕਟ੍ਰੋਨਿਕਸ, ਨੈਨੋਟੈਕਨਾਲੋਜੀ, ਅਤੇ ਪੈਕੇਜਿੰਗ ਤਕਨਾਲੋਜੀਆਂ ਵਿੱਚ ਹਾਲੀਆ ਤਰੱਕੀ ਛੇਤੀ ਹੀ ਇਹਨਾਂ ਪ੍ਰਸਤਾਵਾਂ ਦੀ ਲਾਗੂ ਹੋਣ ਨੂੰ ਸੀਮਤ ਕਰ ਸਕਦੀ ਹੈ। ਚਾਰ ਮੁੱਖ ਭਰੋਸੇਯੋਗਤਾ ਪੂਰਵ-ਅਨੁਮਾਨ ਵਿਧੀਆਂ ਡਿਵਾਈਸ ਡਿਜ਼ਾਈਨ ਦੇ ਸਮੇਂ ਵਰਤੋਂ ਵਿੱਚ ਨਹੀਂ ਹੋ ਸਕਦੀਆਂ ਹਨ। ਇਕੋ ਇਕ ਕਾਰਕ ਜੋ ਅਜਿਹੇ ਤਰੀਕਿਆਂ ਨੂੰ ਵਧੇਰੇ ਆਕਰਸ਼ਕ ਬਣਾ ਸਕਦਾ ਹੈ, ਪੂਰੀ ਤਰ੍ਹਾਂ ਸਵੈਚਾਲਿਤ, ਘੱਟ ਲਾਗਤ ਵਾਲੇ ਨਿਰਮਾਣ ਅਤੇ ਟੈਸਟਿੰਗ ਤਕਨਾਲੋਜੀਆਂ ਦਾ ਵਿਕਾਸ ਹੋਵੇਗਾ, ਕਿਉਂਕਿ ਇਹ ਪ੍ਰਸਤਾਵਿਤ ਡਿਜ਼ਾਈਨ ਨੂੰ ਘੱਟੋ-ਘੱਟ ਮਨੁੱਖੀ ਕੋਸ਼ਿਸ਼ਾਂ ਨਾਲ, ਮੌਜੂਦਾ ਸੰਭਵ ਨਾਲੋਂ ਬਹੁਤ ਤੇਜ਼ੀ ਨਾਲ ਬਣਾਇਆ ਅਤੇ ਟੈਸਟ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦੇਵੇਗਾ।

ਪੀਓਐਫ ਵਿਧੀ ਵਿੱਚ ਸੁਧਾਰ ਲਈ ਬਹੁਤ ਥਾਂ ਹੈ। ਮੁੱਖ ਖੇਤਰ ਜਿੱਥੇ ਇਸਨੂੰ ਸੁਧਾਰਿਆ ਜਾ ਸਕਦਾ ਹੈ ਉਹ ਸਮੁੱਚੀ ਡਿਜ਼ਾਈਨ ਪ੍ਰਕਿਰਿਆ ਦੇ ਨਾਲ ਏਕੀਕਰਣ ਵਿੱਚ ਹੈ। ਇਲੈਕਟ੍ਰਾਨਿਕ ਸਾਜ਼ੋ-ਸਾਮਾਨ ਡਿਜ਼ਾਇਨ ਇੱਕ ਦੁਹਰਾਉਣ ਵਾਲੀ ਪ੍ਰਕਿਰਿਆ ਹੈ ਜੋ ਡਿਵੈਲਪਰ ਨੂੰ ਸਿਰਫ਼ ਇਲੈਕਟ੍ਰੋਨਿਕਸ, ਨਿਰਮਾਣ ਅਤੇ ਥਰਮਲ ਇੰਜਨੀਅਰਿੰਗ, ਅਤੇ ਢਾਂਚਾਗਤ ਡਿਜ਼ਾਈਨ ਦੇ ਖੇਤਰ ਵਿੱਚ ਮਾਹਰ ਇੰਜੀਨੀਅਰਾਂ ਦੇ ਸਹਿਯੋਗ ਨਾਲ ਮੁਕੰਮਲ ਨਤੀਜੇ ਦੇ ਨੇੜੇ ਲਿਆਉਂਦੀ ਹੈ। ਇੱਕ ਢੰਗ ਜੋ ਇਹਨਾਂ ਵਿੱਚੋਂ ਕੁਝ ਮੁੱਦਿਆਂ ਨੂੰ ਆਪਣੇ ਆਪ ਹੀ ਇੱਕੋ ਸਮੇਂ ਸੰਬੋਧਿਤ ਕਰਦਾ ਹੈ, ਡਿਜ਼ਾਈਨ ਦੁਹਰਾਓ ਦੀ ਸੰਖਿਆ ਨੂੰ ਘਟਾਏਗਾ ਅਤੇ ਮਹੱਤਵਪੂਰਨ ਮਾਤਰਾ ਵਿੱਚ ਸਮਾਂ ਬਚਾਏਗਾ, ਖਾਸ ਕਰਕੇ ਜਦੋਂ ਅੰਤਰ-ਵਿਭਾਗੀ ਸੰਚਾਰ ਦੀ ਮਾਤਰਾ ਨੂੰ ਵਿਚਾਰਦੇ ਹੋਏ। PoF ਵਿਧੀਆਂ ਵਿੱਚ ਸੁਧਾਰ ਦੇ ਹੋਰ ਖੇਤਰਾਂ ਨੂੰ ਪ੍ਰਤੀਕਿਰਿਆ ਪੂਰਵ-ਅਨੁਮਾਨ ਦੀਆਂ ਕਿਸਮਾਂ ਅਤੇ ਅਸਫਲਤਾ ਦੇ ਮਾਪਦੰਡਾਂ ਵਿੱਚ ਵੰਡਿਆ ਜਾਵੇਗਾ।

ਜਵਾਬ ਪੂਰਵ-ਅਨੁਮਾਨ ਦੇ ਅੱਗੇ ਦੋ ਸੰਭਵ ਮਾਰਗ ਹਨ: ਜਾਂ ਤਾਂ ਤੇਜ਼, ਵਧੇਰੇ ਵਿਸਤ੍ਰਿਤ ਮਾਡਲ, ਜਾਂ ਸੁਧਰੇ ਹੋਏ, ਸਰਲ ਮਾਡਲ। ਵਧਦੇ ਸ਼ਕਤੀਸ਼ਾਲੀ ਕੰਪਿਊਟਰ ਪ੍ਰੋਸੈਸਰਾਂ ਦੇ ਆਗਮਨ ਦੇ ਨਾਲ, ਵਿਸਤ੍ਰਿਤ FE ਮਾਡਲਾਂ ਲਈ ਹੱਲ ਸਮਾਂ ਕਾਫ਼ੀ ਛੋਟਾ ਹੋ ਸਕਦਾ ਹੈ, ਜਦੋਂ ਕਿ ਉਸੇ ਸਮੇਂ, ਆਧੁਨਿਕ ਸੌਫਟਵੇਅਰ ਦਾ ਧੰਨਵਾਦ, ਉਤਪਾਦ ਅਸੈਂਬਲੀ ਸਮਾਂ ਘਟਾਇਆ ਜਾਂਦਾ ਹੈ, ਜੋ ਆਖਿਰਕਾਰ ਮਨੁੱਖੀ ਸਰੋਤਾਂ ਦੀ ਲਾਗਤ ਨੂੰ ਘੱਟ ਕਰਦਾ ਹੈ. FE ਮਾਡਲਾਂ ਨੂੰ ਸਵੈਚਲਿਤ ਤੌਰ 'ਤੇ ਤਿਆਰ ਕਰਨ ਦੀ ਪ੍ਰਕਿਰਿਆ ਦੁਆਰਾ ਸਰਲ FE ਵਿਧੀਆਂ ਨੂੰ ਵੀ ਸੁਧਾਰਿਆ ਜਾ ਸਕਦਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਵਿਸਤ੍ਰਿਤ FE ਤਰੀਕਿਆਂ ਲਈ ਪ੍ਰਸਤਾਵਿਤ ਹੈ। ਆਟੋਮੈਟਿਕ ਸੌਫਟਵੇਅਰ (CALCE PWA) ਵਰਤਮਾਨ ਵਿੱਚ ਇਸ ਉਦੇਸ਼ ਲਈ ਉਪਲਬਧ ਹੈ, ਪਰ ਤਕਨੀਕ ਅਭਿਆਸ ਵਿੱਚ ਚੰਗੀ ਤਰ੍ਹਾਂ ਸਾਬਤ ਨਹੀਂ ਹੋਈ ਹੈ ਅਤੇ ਮਾਡਲਿੰਗ ਦੀਆਂ ਧਾਰਨਾਵਾਂ ਅਣਜਾਣ ਹਨ।

ਵੱਖ-ਵੱਖ ਸਰਲੀਕਰਨ ਵਿਧੀਆਂ ਵਿੱਚ ਮੌਜੂਦ ਅਨਿਸ਼ਚਿਤਤਾ ਦੀ ਗਣਨਾ ਬਹੁਤ ਉਪਯੋਗੀ ਹੋਵੇਗੀ, ਜਿਸ ਨਾਲ ਉਪਯੋਗੀ ਨੁਕਸ ਸਹਿਣਸ਼ੀਲਤਾ ਮਾਪਦੰਡ ਲਾਗੂ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ।

ਅੰਤ ਵਿੱਚ, ਜੁੜੇ ਭਾਗਾਂ ਨੂੰ ਵਧੀ ਹੋਈ ਕਠੋਰਤਾ ਪ੍ਰਦਾਨ ਕਰਨ ਲਈ ਇੱਕ ਡੇਟਾਬੇਸ ਜਾਂ ਵਿਧੀ ਉਪਯੋਗੀ ਹੋਵੇਗੀ, ਜਿੱਥੇ ਇਹਨਾਂ ਕਠੋਰਤਾ ਵਾਧੇ ਨੂੰ ਜਵਾਬ ਮਾਡਲਾਂ ਦੀ ਸ਼ੁੱਧਤਾ ਵਿੱਚ ਸੁਧਾਰ ਕਰਨ ਲਈ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਕੰਪੋਨੈਂਟ ਅਸਫਲਤਾ ਮਾਪਦੰਡਾਂ ਦੀ ਸਿਰਜਣਾ ਵੱਖ-ਵੱਖ ਨਿਰਮਾਤਾਵਾਂ ਦੇ ਸਮਾਨ ਭਾਗਾਂ ਵਿਚਕਾਰ ਮਾਮੂਲੀ ਪਰਿਵਰਤਨ ਦੇ ਨਾਲ-ਨਾਲ ਨਵੀਂ ਪੈਕੇਜਿੰਗ ਕਿਸਮਾਂ ਦੇ ਸੰਭਾਵੀ ਵਿਕਾਸ 'ਤੇ ਨਿਰਭਰ ਕਰਦੀ ਹੈ, ਕਿਉਂਕਿ ਅਸਫਲਤਾ ਦੇ ਮਾਪਦੰਡ ਨਿਰਧਾਰਤ ਕਰਨ ਲਈ ਕਿਸੇ ਵੀ ਵਿਧੀ ਜਾਂ ਡੇਟਾਬੇਸ ਨੂੰ ਅਜਿਹੀ ਪਰਿਵਰਤਨਸ਼ੀਲਤਾ ਅਤੇ ਤਬਦੀਲੀਆਂ ਲਈ ਜ਼ਿੰਮੇਵਾਰ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।

ਇਨਪੁਟ ਪੈਰਾਮੀਟਰਾਂ ਜਿਵੇਂ ਕਿ ਲੀਡ ਅਤੇ ਪੈਕੇਜਿੰਗ ਮਾਪਾਂ 'ਤੇ ਆਧਾਰਿਤ ਵਿਸਤ੍ਰਿਤ FE ਮਾਡਲਾਂ ਨੂੰ ਸਵੈਚਲਿਤ ਤੌਰ 'ਤੇ ਬਣਾਉਣ ਲਈ ਇੱਕ ਢੰਗ/ਸਾਫਟਵੇਅਰ ਬਣਾਉਣਾ ਇੱਕ ਹੱਲ ਹੋਵੇਗਾ। ਇਹ ਵਿਧੀ ਆਮ ਤੌਰ 'ਤੇ ਇਕਸਾਰ ਆਕਾਰ ਵਾਲੇ ਕੰਪੋਨੈਂਟਾਂ ਜਿਵੇਂ ਕਿ SMT ਜਾਂ DIP ਕੰਪੋਨੈਂਟਸ ਲਈ ਵਿਹਾਰਕ ਹੋ ਸਕਦੀ ਹੈ, ਪਰ ਗੁੰਝਲਦਾਰ ਅਨਿਯਮਿਤ ਹਿੱਸਿਆਂ ਜਿਵੇਂ ਕਿ ਟ੍ਰਾਂਸਫਾਰਮਰ, ਚੋਕਸ, ਜਾਂ ਕਸਟਮ ਕੰਪੋਨੈਂਟਸ ਲਈ ਨਹੀਂ।

ਬਾਅਦ ਦੇ FE ਮਾਡਲਾਂ ਨੂੰ ਤਣਾਅ ਲਈ ਹੱਲ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਅਤੇ ਕੰਪੋਨੈਂਟ ਲਾਈਫ ਦੀ ਗਣਨਾ ਕਰਨ ਲਈ ਸਮੱਗਰੀ ਅਸਫਲਤਾ ਡੇਟਾ (S-N ਪਲਾਸਟਿਕਟੀ ਕਰਵ ਡੇਟਾ, ਫ੍ਰੈਕਚਰ ਮਕੈਨਿਕਸ ਜਾਂ ਸਮਾਨ) ਨਾਲ ਜੋੜਿਆ ਜਾ ਸਕਦਾ ਹੈ, ਹਾਲਾਂਕਿ ਸਮੱਗਰੀ ਅਸਫਲਤਾ ਡੇਟਾ ਉੱਚ ਗੁਣਵੱਤਾ ਦਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ। FE ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਅਸਲ ਟੈਸਟ ਡੇਟਾ ਨਾਲ ਸਬੰਧਿਤ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ, ਤਰਜੀਹੀ ਤੌਰ 'ਤੇ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਸੰਰਚਨਾ ਦੀ ਇੱਕ ਵਿਸ਼ਾਲ ਸ਼੍ਰੇਣੀ ਵਿੱਚ.

ਅਜਿਹੀ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਸ਼ਾਮਲ ਕੋਸ਼ਿਸ਼ ਸਿੱਧੀ ਪ੍ਰਯੋਗਸ਼ਾਲਾ ਟੈਸਟਿੰਗ ਦੇ ਵਿਕਲਪ ਦੇ ਮੁਕਾਬਲੇ ਮੁਕਾਬਲਤਨ ਘੱਟ ਹੈ, ਜਿਸ ਲਈ ਵੱਖ-ਵੱਖ PCB ਮੋਟਾਈ, ਵੱਖ-ਵੱਖ ਲੋਡ ਤੀਬਰਤਾ ਅਤੇ ਲੋਡ ਦਿਸ਼ਾਵਾਂ ਵਿੱਚ ਅੰਕੜਾਤਮਕ ਤੌਰ 'ਤੇ ਮਹੱਤਵਪੂਰਨ ਸੰਖਿਆ ਦੇ ਟੈਸਟ ਕੀਤੇ ਜਾਣੇ ਚਾਹੀਦੇ ਹਨ, ਭਾਵੇਂ ਕਿ ਸੈਂਕੜੇ ਵੱਖ-ਵੱਖ ਭਾਗਾਂ ਦੀਆਂ ਕਿਸਮਾਂ ਮਲਟੀਪਲ ਲਈ ਉਪਲਬਧ ਹਨ। ਬੋਰਡ ਦੀ ਕਿਸਮ. ਸਧਾਰਨ ਪ੍ਰਯੋਗਸ਼ਾਲਾ ਟੈਸਟਿੰਗ ਦੇ ਰੂਪ ਵਿੱਚ, ਹਰੇਕ ਟੈਸਟ ਦੇ ਮੁੱਲ ਵਿੱਚ ਸੁਧਾਰ ਕਰਨ ਦਾ ਇੱਕ ਤਰੀਕਾ ਹੋ ਸਕਦਾ ਹੈ।

ਜੇਕਰ ਪੀਸੀਬੀ ਮੋਟਾਈ ਜਾਂ ਲੀਡ ਮਾਪਾਂ ਵਰਗੇ ਕੁਝ ਵੇਰੀਏਬਲਾਂ ਵਿੱਚ ਬਦਲਾਅ ਦੇ ਕਾਰਨ ਤਣਾਅ ਵਿੱਚ ਸਾਪੇਖਿਕ ਵਾਧੇ ਦੀ ਗਣਨਾ ਕਰਨ ਦਾ ਕੋਈ ਤਰੀਕਾ ਸੀ, ਤਾਂ ਬਾਅਦ ਵਿੱਚ ਕੰਪੋਨੈਂਟ ਦੇ ਜੀਵਨ ਵਿੱਚ ਤਬਦੀਲੀ ਦਾ ਅੰਦਾਜ਼ਾ ਲਗਾਇਆ ਜਾ ਸਕਦਾ ਹੈ। ਅਜਿਹੀ ਵਿਧੀ ਨੂੰ FE ਵਿਸ਼ਲੇਸ਼ਣ ਜਾਂ ਵਿਸ਼ਲੇਸ਼ਣਾਤਮਕ ਢੰਗਾਂ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਬਣਾਇਆ ਜਾ ਸਕਦਾ ਹੈ, ਅੰਤ ਵਿੱਚ ਮੌਜੂਦਾ ਅਸਫਲਤਾ ਡੇਟਾ ਤੋਂ ਅਸਫਲਤਾ ਦੇ ਮਾਪਦੰਡ ਦੀ ਗਣਨਾ ਕਰਨ ਲਈ ਇੱਕ ਸਧਾਰਨ ਫਾਰਮੂਲੇ ਵੱਲ ਅਗਵਾਈ ਕਰਦਾ ਹੈ।

ਅੰਤ ਵਿੱਚ, ਇਹ ਉਮੀਦ ਕੀਤੀ ਜਾਂਦੀ ਹੈ ਕਿ ਇੱਕ ਵਿਧੀ ਬਣਾਈ ਜਾਵੇਗੀ ਜੋ ਉਪਲਬਧ ਸਾਰੇ ਵੱਖ-ਵੱਖ ਸਾਧਨਾਂ ਨੂੰ ਜੋੜਦੀ ਹੈ: FE ਵਿਸ਼ਲੇਸ਼ਣ, ਟੈਸਟ ਡੇਟਾ, ਵਿਸ਼ਲੇਸ਼ਣਾਤਮਕ ਵਿਸ਼ਲੇਸ਼ਣ ਅਤੇ ਅੰਕੜਾ ਵਿਧੀਆਂ ਉਪਲਬਧ ਸੀਮਤ ਸਰੋਤਾਂ ਦੇ ਨਾਲ ਸੰਭਵ ਸਭ ਤੋਂ ਸਹੀ ਅਸਫਲਤਾ ਡੇਟਾ ਬਣਾਉਣ ਲਈ। ਇਲੈਕਟ੍ਰਾਨਿਕ ਸਮੱਗਰੀਆਂ ਅਤੇ ਨਿਰਮਾਣ ਪੜਾਵਾਂ ਵਿੱਚ ਪਰਿਵਰਤਨਸ਼ੀਲਤਾ ਦੇ ਪ੍ਰਭਾਵਾਂ ਨੂੰ ਧਿਆਨ ਵਿੱਚ ਰੱਖਣ ਲਈ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਸਟੋਚੈਸਟਿਕ ਵਿਧੀਆਂ ਨੂੰ ਪੇਸ਼ ਕਰਕੇ ਪੀਓਐਫ ਵਿਧੀ ਦੇ ਸਾਰੇ ਵਿਅਕਤੀਗਤ ਤੱਤਾਂ ਨੂੰ ਸੁਧਾਰਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਇਹ ਨਤੀਜਿਆਂ ਨੂੰ ਵਧੇਰੇ ਯਥਾਰਥਵਾਦੀ ਬਣਾਵੇਗਾ, ਸ਼ਾਇਦ ਉਪਕਰਨ ਬਣਾਉਣ ਦੀ ਪ੍ਰਕਿਰਿਆ ਵੱਲ ਅਗਵਾਈ ਕਰਦਾ ਹੈ ਜੋ ਉਤਪਾਦ ਦੀ ਗਿਰਾਵਟ (ਭਾਰ ਅਤੇ ਲਾਗਤ ਸਮੇਤ) ਨੂੰ ਘੱਟ ਕਰਦੇ ਹੋਏ ਪਰਿਵਰਤਨਸ਼ੀਲਤਾ ਲਈ ਵਧੇਰੇ ਮਜ਼ਬੂਤ ​​ਹੁੰਦਾ ਹੈ।

ਆਖਰਕਾਰ, ਅਜਿਹੇ ਸੁਧਾਰ ਡਿਜ਼ਾਇਨ ਪ੍ਰਕਿਰਿਆ ਦੇ ਦੌਰਾਨ ਸਾਜ਼-ਸਾਮਾਨ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦੇ ਅਸਲ-ਸਮੇਂ ਦੇ ਮੁਲਾਂਕਣ ਦੀ ਇਜਾਜ਼ਤ ਵੀ ਦੇ ਸਕਦੇ ਹਨ, ਇਲੈਕਟ੍ਰੋਮੈਗਨੈਟਿਕ ਦਖਲ (EMI), ਥਰਮਲ ਅਤੇ ਉਦਯੋਗਿਕ ਵਰਗੇ ਹੋਰ ਮੁੱਦਿਆਂ ਨੂੰ ਸੰਬੋਧਿਤ ਕਰਦੇ ਹੋਏ ਭਰੋਸੇਯੋਗਤਾ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਣ ਲਈ ਤੁਰੰਤ ਸੁਰੱਖਿਅਤ ਭਾਗ ਵਿਕਲਪਾਂ, ਖਾਕੇ ਜਾਂ ਹੋਰ ਸਿਫ਼ਾਰਸ਼ਾਂ ਦਾ ਸੁਝਾਅ ਦਿੰਦੇ ਹਨ।

11. ਸਿੱਟਾ

ਇਹ ਸਮੀਖਿਆ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਨਾਂ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਨ ਦੀਆਂ ਜਟਿਲਤਾਵਾਂ ਨੂੰ ਪੇਸ਼ ਕਰਦੀ ਹੈ, ਚਾਰ ਕਿਸਮਾਂ ਦੇ ਵਿਸ਼ਲੇਸ਼ਣ ਤਰੀਕਿਆਂ (ਨਿਯੰਤ੍ਰਕ ਸਾਹਿਤ, ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ, ਟੈਸਟ ਡੇਟਾ ਅਤੇ ਪੀਓਐਫ) ਦੇ ਵਿਕਾਸ ਨੂੰ ਟਰੇਸ ਕਰਦੀ ਹੈ, ਜਿਸ ਨਾਲ ਇਹਨਾਂ ਕਿਸਮਾਂ ਦੇ ਤਰੀਕਿਆਂ ਦੇ ਸੰਸਲੇਸ਼ਣ ਅਤੇ ਤੁਲਨਾ ਕੀਤੀ ਜਾਂਦੀ ਹੈ। ਸੰਦਰਭ ਵਿਧੀਆਂ ਨੂੰ ਸਿਰਫ ਸ਼ੁਰੂਆਤੀ ਅਧਿਐਨਾਂ ਲਈ ਉਪਯੋਗੀ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ, ਪ੍ਰਯੋਗਾਤਮਕ ਡੇਟਾ ਵਿਧੀਆਂ ਤਾਂ ਹੀ ਉਪਯੋਗੀ ਹੁੰਦੀਆਂ ਹਨ ਜੇਕਰ ਵਿਆਪਕ ਅਤੇ ਸਹੀ ਸਮਾਂ ਡੇਟਾ ਉਪਲਬਧ ਹੋਵੇ, ਅਤੇ ਟੈਸਟ ਡੇਟਾ ਵਿਧੀਆਂ ਡਿਜ਼ਾਈਨ ਯੋਗਤਾ ਟੈਸਟਿੰਗ ਲਈ ਮਹੱਤਵਪੂਰਨ ਹਨ ਪਰ ਅਨੁਕੂਲਨ ਲਈ ਨਾਕਾਫ਼ੀ ਡਿਜ਼ਾਈਨ ਹਨ।

ਪੂਰਵ-ਅਨੁਮਾਨ ਦੇ ਮਾਪਦੰਡ ਅਤੇ ਅਸਫਲਤਾ ਦੀ ਸੰਭਾਵਨਾ ਦੀਆਂ ਸ਼੍ਰੇਣੀਆਂ ਵਿੱਚ ਖੋਜ ਨੂੰ ਵੰਡਦੇ ਹੋਏ, ਪਿਛਲੀਆਂ ਸਾਹਿਤ ਸਮੀਖਿਆਵਾਂ ਦੇ ਮੁਕਾਬਲੇ ਪੀਓਐਫ ਵਿਧੀਆਂ ਬਾਰੇ ਵਧੇਰੇ ਵਿਸਥਾਰ ਵਿੱਚ ਚਰਚਾ ਕੀਤੀ ਗਈ ਹੈ। ਸੈਕਸ਼ਨ "ਜਵਾਬ ਭਵਿੱਖਬਾਣੀ" ਵੰਡੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ, ਸੀਮਾ ਸਥਿਤੀ ਮਾਡਲਿੰਗ, ਅਤੇ FE ਮਾਡਲਾਂ ਵਿੱਚ ਵੇਰਵੇ ਦੇ ਪੱਧਰਾਂ 'ਤੇ ਸਾਹਿਤ ਦੀ ਸਮੀਖਿਆ ਕਰਦਾ ਹੈ। ਜਵਾਬ ਪੂਰਵ-ਅਨੁਮਾਨ ਵਿਧੀ ਦੀ ਚੋਣ ਨੂੰ FE ਮਾਡਲ ਬਣਾਉਣ ਅਤੇ ਹੱਲ ਕਰਨ ਲਈ ਸ਼ੁੱਧਤਾ ਅਤੇ ਸਮੇਂ ਦੇ ਵਿਚਕਾਰ ਇੱਕ ਵਪਾਰ-ਬੰਦ ਵਜੋਂ ਦਿਖਾਇਆ ਗਿਆ ਹੈ, ਦੁਬਾਰਾ ਸੀਮਾ ਸਥਿਤੀਆਂ ਦੀ ਸ਼ੁੱਧਤਾ ਦੀ ਮਹੱਤਤਾ 'ਤੇ ਜ਼ੋਰ ਦਿੱਤਾ ਗਿਆ ਹੈ। ਭਾਗ "ਅਸਫ਼ਲਤਾ ਮਾਪਦੰਡ" ਅਨੁਭਵੀ ਅਤੇ ਵਿਸ਼ਲੇਸ਼ਣਾਤਮਕ ਅਸਫਲਤਾ ਦੇ ਮਾਪਦੰਡਾਂ ਦੀ ਚਰਚਾ ਕਰਦਾ ਹੈ; SMT ਤਕਨਾਲੋਜੀ ਲਈ, ਮਾਡਲਾਂ ਅਤੇ ਭਾਰੀ ਭਾਗਾਂ ਦੀਆਂ ਸਮੀਖਿਆਵਾਂ ਪ੍ਰਦਾਨ ਕੀਤੀਆਂ ਜਾਂਦੀਆਂ ਹਨ।
ਅਨੁਭਵੀ ਵਿਧੀਆਂ ਸਿਰਫ਼ ਬਹੁਤ ਹੀ ਖਾਸ ਮਾਮਲਿਆਂ 'ਤੇ ਲਾਗੂ ਹੁੰਦੀਆਂ ਹਨ, ਹਾਲਾਂਕਿ ਉਹ ਭਰੋਸੇਯੋਗਤਾ ਟੈਸਟਿੰਗ ਤਰੀਕਿਆਂ ਦੀਆਂ ਚੰਗੀਆਂ ਉਦਾਹਰਣਾਂ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹਨ, ਜਦੋਂ ਕਿ ਵਿਸ਼ਲੇਸ਼ਣਾਤਮਕ ਢੰਗਾਂ ਵਿੱਚ ਲਾਗੂ ਹੋਣ ਦੀ ਬਹੁਤ ਜ਼ਿਆਦਾ ਸੀਮਾ ਹੁੰਦੀ ਹੈ ਪਰ ਲਾਗੂ ਕਰਨ ਲਈ ਵਧੇਰੇ ਗੁੰਝਲਦਾਰ ਹੁੰਦੇ ਹਨ। ਵਿਸ਼ੇਸ਼ ਸੌਫਟਵੇਅਰ ਦੇ ਅਧਾਰ ਤੇ ਮੌਜੂਦਾ ਅਸਫਲਤਾ ਵਿਸ਼ਲੇਸ਼ਣ ਤਰੀਕਿਆਂ ਦੀ ਇੱਕ ਸੰਖੇਪ ਚਰਚਾ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਹੈ. ਅੰਤ ਵਿੱਚ, ਭਰੋਸੇਯੋਗਤਾ ਪੂਰਵ-ਅਨੁਮਾਨ ਦੇ ਭਵਿੱਖ ਲਈ ਪ੍ਰਭਾਵ ਪ੍ਰਦਾਨ ਕੀਤੇ ਜਾਂਦੇ ਹਨ, ਉਹਨਾਂ ਦਿਸ਼ਾਵਾਂ ਨੂੰ ਧਿਆਨ ਵਿੱਚ ਰੱਖਦੇ ਹੋਏ ਜਿਹਨਾਂ ਵਿੱਚ ਭਰੋਸੇਯੋਗਤਾ ਭਵਿੱਖਬਾਣੀ ਵਿਧੀਆਂ ਵਿਕਸਿਤ ਹੋ ਸਕਦੀਆਂ ਹਨ।

ਸਾਹਿਤ[1] ਜੀ.ਐਸ. ਐਗਲੀਏਟੀ, ਆਰ.ਐਸ. ਲੈਂਗਲੇ, ਈ. ਰੋਜਰਸ ਅਤੇ ਐਸ.ਬੀ. ਗੈਬਰੀਅਲ, ਸਰਗਰਮ ਨਿਯੰਤਰਣ ਡਿਜ਼ਾਈਨ ਅਧਿਐਨਾਂ ਲਈ ਇੱਕ ਉਪਕਰਨ ਲੋਡ ਪੈਨਲ ਦਾ ਇੱਕ ਕੁਸ਼ਲ ਮਾਡਲ, ਦ ਜਰਨਲ ਆਫ਼ ਦ ਐਕੋਸਟੀਕਲ ਸੋਸਾਇਟੀ ਆਫ਼ ਅਮਰੀਕਾ 108 (2000), 1663–1673।
[2] GS ਐਗਲੀਏਟੀ, ਸਪੇਸ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ ਇਲੈਕਟ੍ਰੋਨਿਕਸ ਲਈ ਇੱਕ ਹਲਕਾ ਘੇਰਾ, ਮਕੈਨੀਕਲ ਇੰਜੀਨੀਅਰਜ਼ ਦੀ ਇੰਸਟੀਚਿਊਟ ਦੀ ਕਾਰਵਾਈ 216 (2002), 131–142।
[3] G. S. Aglietti ਅਤੇ C. Schwingshackl, ਪੁਲਾੜ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਨਾਂ ਲਈ ਐਨਕਲੋਜ਼ਰਸ ਅਤੇ ਐਂਟੀ ਵਾਈਬ੍ਰੇਸ਼ਨ ਯੰਤਰਾਂ ਦਾ ਵਿਸ਼ਲੇਸ਼ਣ, ਪੁਲਾੜ ਵਿੱਚ ਗਤੀਸ਼ੀਲਤਾ ਅਤੇ ਸਪੇਸਕ੍ਰਾਫਟ ਢਾਂਚੇ ਦੇ ਨਿਯੰਤਰਣ 'ਤੇ 6ਵੀਂ ਅੰਤਰਰਾਸ਼ਟਰੀ ਕਾਨਫਰੰਸ ਦੀ ਕਾਰਵਾਈ, ਰੀਓਮੈਗਿਓਰ, ਇਟਲੀ, (2004)।
[4] ਡੀ.ਬੀ. ਬਾਰਕਰ ਅਤੇ ਵਾਈ. ਚੇਨ, ਵੇਜ ਲਾਕ ਕਾਰਡ ਗਾਈਡਾਂ ਦੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਰੋਕਾਂ ਦਾ ਮਾਡਲਿੰਗ, ASME ਜਰਨਲ ਆਫ਼ ਇਲੈਕਟ੍ਰਾਨਿਕ ਪੈਕੇਜਿੰਗ 115(2) (1993), 189-194।
[5] ਡੀ.ਬੀ. ਬਾਰਕਰ, ਵਾਈ. ਚੇਨ ਅਤੇ ਏ. ਦਾਸਗੁਪਤਾ, ਕਵਾਡ ਲੀਡ ਸਰਫੇਸ ਮਾਊਂਟ ਕੰਪੋਨੈਂਟਸ ਦੀ ਵਾਈਬ੍ਰੇਸ਼ਨ ਥਕਾਵਟ ਜੀਵਨ ਦਾ ਅੰਦਾਜ਼ਾ ਲਗਾਉਣਾ, ASME ਜਰਨਲ ਆਫ਼ ਇਲੈਕਟ੍ਰਾਨਿਕ ਪੈਕੇਜਿੰਗ 115(2) (1993), 195-200।
[6] ਡੀ.ਬੀ. ਬਾਰਕਰ, ਏ. ਦਾਸਗੁਪਤਾ ਅਤੇ ਐੱਮ. ਪੇਚਟ, ਥਰਮਲ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨਲ ਲੋਡਿੰਗ ਦੇ ਤਹਿਤ ਪੀਡਬਲਯੂਬੀ ਸੋਲਡਰ ਸੰਯੁਕਤ ਜੀਵਨ ਗਣਨਾ, ਸਾਲਾਨਾ ਭਰੋਸੇਯੋਗਤਾ ਅਤੇ ਰੱਖ-ਰਖਾਅ ਸਿੰਪੋਜ਼ੀਅਮ, 1991 ਪ੍ਰੋਸੀਡਿੰਗਜ਼ (ਕੈਟ. ਨੰ. 91CH2966-0), 451-459.
[7] ਡੀ.ਬੀ. ਬਾਰਕਰ, ਆਈ. ਸ਼ਰੀਫ਼, ਏ. ਦਾਸਗੁਪਤਾ ਅਤੇ ਐੱਮ. ਪੇਚਟ, ਲੀਡ ਪਾਲਣਾ ਅਤੇ ਸੋਲਡਰ ਸੰਯੁਕਤ ਥਕਾਵਟ ਜੀਵਨ 'ਤੇ ਐਸਐਮਸੀ ਲੀਡ ਆਯਾਮੀ ਪਰਿਵਰਤਨਸ਼ੀਲਤਾ ਦਾ ਪ੍ਰਭਾਵ, ਇਲੈਕਟ੍ਰਾਨਿਕ ਪੈਕੇਜਿੰਗ 114(2) (1992), 177-184 ਦਾ ASME ਜਰਨਲ।
[8] ਡੀ.ਬੀ. ਬਾਰਕਰ ਅਤੇ ਕੇ. ਸਿਧਾਰਥ, ਸਥਾਨਕ ਪੀ.ਡਬਲਯੂ.ਬੀ. ਅਤੇ ਇੱਕ ਝੁਕਣ ਵਾਲੇ ਪਲ ਦੇ ਅਧੀਨ ਅਸੈਂਬਲੀ ਦੇ ਕੰਪੋਨੈਂਟ ਝੁਕਣ, ਅਮਰੀਕਨ ਸੋਸਾਇਟੀ ਆਫ਼ ਮਕੈਨੀਕਲ ਇੰਜੀਨੀਅਰਜ਼ (ਪੇਪਰ) (1993), 1-7.
[9] ਜੇ. ਬਾਊਲਜ਼, ਮਾਈਕ੍ਰੋਇਲੈਕਟ੍ਰੋਨਿਕ ਡਿਵਾਈਸਾਂ ਲਈ ਭਰੋਸੇਯੋਗਤਾ-ਪੂਰਵ-ਅਨੁਮਾਨ ਪ੍ਰਕਿਰਿਆਵਾਂ ਦਾ ਸਰਵੇਖਣ, ਭਰੋਸੇਯੋਗਤਾ 41(1) (1992), 2-12 'ਤੇ IEEE ਟ੍ਰਾਂਜੈਕਸ਼ਨਾਂ।
[10] AO Cifuentes, ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡਾਂ ਦੇ ਗਤੀਸ਼ੀਲ ਵਿਵਹਾਰ ਦਾ ਅੰਦਾਜ਼ਾ ਲਗਾਉਣਾ, IEEE ਟ੍ਰਾਂਜੈਕਸ਼ਨਾਂ ਤੇ ਕੰਪੋਨੈਂਟਸ, ਪੈਕੇਜਿੰਗ, ਅਤੇ ਮੈਨੂਫੈਕਚਰਿੰਗ ਟੈਕਨਾਲੋਜੀ ਭਾਗ ਬੀ: ਐਡਵਾਂਸਡ ਪੈਕੇਜਿੰਗ 17(1) (1994), 69-75।
[11] ਐਲ. ਕੌਂਡਰਾ, ਸੀ. ਬੋਸਕੋ, ਆਰ. ਡੇਪੇ, ਐਲ. ਗੁਲੋ, ਜੇ. ਟ੍ਰੇਸੀ ਅਤੇ ਸੀ. ਵਿਲਕਿਨਸਨ, ਏਰੋਸਪੇਸ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਣਾਂ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦਾ ਮੁਲਾਂਕਣ, ਗੁਣਵੱਤਾ ਅਤੇ ਭਰੋਸੇਯੋਗਤਾ ਇੰਜੀਨੀਅਰਿੰਗ ਇੰਟਰਨੈਸ਼ਨਲ 15(4) (1999), 253-260 .
[12] ਐੱਮ. ਜੇ. ਕੁਸ਼ਿੰਗ, ਡੀ. ਈ. ਮੋਰਟਿਨ, ਟੀ. ਜੇ. ਸਟੈਡਟਰਮੈਨ ਅਤੇ ਏ. ਮਲਹੋਤਰਾ, ਇਲੈਕਟ੍ਰੋਨਿਕਸ-ਭਰੋਸੇਯੋਗਤਾ ਮੁਲਾਂਕਣ ਪਹੁੰਚਾਂ ਦੀ ਤੁਲਨਾ, ਭਰੋਸੇਯੋਗਤਾ 42(4) (1993), 542-546 'ਤੇ IEEE ਟ੍ਰਾਂਜੈਕਸ਼ਨਾਂ।
[13] ਆਰ. ਡਾਰਵੇਅਕਸ ਅਤੇ ਏ. ਸਈਅਦ, ਝੁਕਣ ਵਿੱਚ ਖੇਤਰ ਐਰੇ ਸੋਲਡਰ ਜੋੜਾਂ ਦੀ ਭਰੋਸੇਯੋਗਤਾ, ਤਕਨੀਕੀ ਪ੍ਰੋਗਰਾਮ ਦੀ SMTA ਇੰਟਰਨੈਸ਼ਨਲ ਪ੍ਰੋਸੀਡਿੰਗਜ਼ (2000), 313–324।
[14] N.F. Enke, T.J. Kilinski, S.A. Schroeder ਅਤੇ J.R. Lesniak, 60/40 ਟੀਨ-ਲੀਡ ਸੋਲਡਰ ਲੈਪ ਜੋੜਾਂ ਦੇ ਮਕੈਨੀਕਲ ਵਿਵਹਾਰ, ਪ੍ਰੋਸੀਡਿੰਗਜ਼ - ਇਲੈਕਟ੍ਰਾਨਿਕ ਕੰਪੋਨੈਂਟਸ ਕਾਨਫਰੰਸ 12 (1989), 264–272।
[15] ਟੀ. ਐਸਟੇਸ, ਡਬਲਯੂ. ਵੋਂਗ, ਡਬਲਯੂ. ਮੈਕਮੁਲਨ, ਟੀ. ਬਰਗਰ ਅਤੇ ਵਾਈ. ਸਾਈਟੋ, ਗੁੱਲ ਵਿੰਗ ਲੀਡ ਕੰਪੋਨੈਂਟਸ 'ਤੇ ਕਲਾਸ 2 ਹੀਲ ਫਿਲਲੇਟਸ ਦੀ ਭਰੋਸੇਯੋਗਤਾ। ਏਰੋਸਪੇਸ ਕਾਨਫਰੰਸ, ਪ੍ਰੋਸੀਡਿੰਗਜ਼ 6 (2003), 6-2517–6 C2525
[16] FIDES, FIDES ਗਾਈਡ 2004 ਇਲੈਕਟ੍ਰਾਨਿਕ ਪ੍ਰਣਾਲੀਆਂ ਲਈ ਇੱਕ ਭਰੋਸੇਯੋਗਤਾ ਵਿਧੀ ਜਾਰੀ ਕਰਦੀ ਹੈ। FIDES ਗਰੁੱਪ, 2004.
[17] ਬੀ. ਫਾਊਚਰ, ਡੀ. ਦਾਸ, ਜੇ. ਬੌਲੀ ਅਤੇ ਬੀ. ਮੇਸਲੇਟ, ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਨਾਂ ਲਈ ਭਰੋਸੇਯੋਗਤਾ ਪੂਰਵ-ਅਨੁਮਾਨ ਦੇ ਤਰੀਕਿਆਂ ਦੀ ਸਮੀਖਿਆ, ਮਾਈਕ੍ਰੋਇਲੈਕਟ੍ਰੋਨਿਕ ਭਰੋਸੇਯੋਗਤਾ 42(8) (2002), 1155–1162।
[18] ਜੇ. ਗਾਰਸੀਆ-ਬੋਨੀਟੋ, ਐਮ. ਬਰੇਨਨ, ਐਸ. ਇਲੀਅਟ, ਏ. ਡੇਵਿਡ ਅਤੇ ਆਰ. ਪਿਨਿੰਗਟਨ, ਸਰਗਰਮ ਵਾਈਬ੍ਰੇਸ਼ਨ ਨਿਯੰਤਰਣ ਲਈ ਇੱਕ ਨਾਵਲ ਉੱਚ-ਵਿਸਥਾਪਨ ਪਾਈਜ਼ੋਇਲੈਕਟ੍ਰਿਕ ਐਕਚੁਏਟਰ, ਸਮਾਰਟ ਮੈਟੀਰੀਅਲਜ਼ ਅਤੇ ਸਟਰਕਚਰਜ਼ 7(1) (1998), 31 -42.
[19] ਡਬਲਯੂ. ਗੇਰਿਕ, ਜੀ. ਗ੍ਰੈਗੋਰਿਸ, ਆਈ. ਜੇਨਕਿੰਸ, ਜੇ. ਜੋਨਸ, ਡੀ. ਲੈਵੀਏਲ, ਪੀ. ਲੇਕੁਏਰ, ਜੇ. ਲੈਨਿਕ, ਸੀ. ਨਿਉਗਨੋਟ, ਐਮ. ਸਰਨੋ, ਈ. ਟੋਰੇਸ ਅਤੇ ਈ. ਵਰਗਨੌਲਟ, ਇੱਕ ਵਿਧੀ ਸਪੇਸ ਐਪਲੀਕੇਸ਼ਨ, ਯੂਰਪੀਅਨ ਸਪੇਸ ਏਜੰਸੀ, (ਵਿਸ਼ੇਸ਼ ਪ੍ਰਕਾਸ਼ਨ) ESA SP (507) (2002), 73-80 ਵਿੱਚ eee ਭਾਗਾਂ ਲਈ ਇੱਕ ਢੁਕਵੀਂ ਭਰੋਸੇਯੋਗਤਾ ਭਵਿੱਖਬਾਣੀ ਵਿਧੀ ਦਾ ਮੁਲਾਂਕਣ ਕਰੋ ਅਤੇ ਚੁਣੋ।
[20] ਐਲ. ਗੁਲੋ, ਇਨ-ਸਰਵਿਸ ਭਰੋਸੇਯੋਗਤਾ ਮੁਲਾਂਕਣ ਅਤੇ ਟਾਪ-ਡਾਊਨ ਪਹੁੰਚ ਵਿਕਲਪਕ ਭਰੋਸੇਯੋਗਤਾ ਪੂਰਵ-ਅਨੁਮਾਨ ਵਿਧੀ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ। ਸਲਾਨਾ ਭਰੋਸੇਯੋਗਤਾ ਅਤੇ ਸਾਂਭ-ਸੰਭਾਲ, ਸਿੰਪੋਜ਼ੀਅਮ ਦੀ ਕਾਰਵਾਈ (ਕੈਟ. ਨੰ. 99CH36283), 1999, 365–377.
[21] Q. Guo ਅਤੇ M. Zhao, SMT ਸੋਲਡਰ ਜੁਆਇੰਟ ਦੀ ਥਕਾਵਟ ਜਿਸ ਵਿੱਚ ਟੋਰਸ਼ੀਅਲ ਕਰਵਚਰ ਅਤੇ ਚਿੱਪ ਲੋਕੇਸ਼ਨ ਆਪਟੀਮਾਈਜ਼ੇਸ਼ਨ, ਇੰਟਰਨੈਸ਼ਨਲ ਜਰਨਲ ਆਫ਼ ਐਡਵਾਂਸਡ ਮੈਨੂਫੈਕਚਰਿੰਗ ਟੈਕਨਾਲੋਜੀ 26(7-8) (2005), 887-895।
[22] ਸ.-ਜੇ. ਹੈਮ ਅਤੇ ਐੱਸ.-ਬੀ. ਲੀ, ਵਾਈਬ੍ਰੇਸ਼ਨ ਅਧੀਨ ਇਲੈਕਟ੍ਰਾਨਿਕ ਪੈਕੇਜਿੰਗ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਲਈ ਪ੍ਰਯੋਗਾਤਮਕ ਅਧਿਐਨ, ਪ੍ਰਯੋਗਾਤਮਕ ਮਕੈਨਿਕਸ 36(4) (1996), 339–344।
[23] ਡੀ. ਹਾਰਟ, ਮੋਰੀ ਰਾਹੀਂ ਪਲੇਟਡ ਵਿੱਚ ਇੱਕ ਕੰਪੋਨੈਂਟ ਲੀਡ ਦੀ ਥਕਾਵਟ ਟੈਸਟਿੰਗ, IEEE ਪ੍ਰੋਸੀਡਿੰਗਜ਼ ਆਫ਼ ਦ ਨੈਸ਼ਨਲ ਏਰੋਸਪੇਸ ਐਂਡ ਇਲੈਕਟ੍ਰੋਨਿਕਸ ਕਾਨਫਰੰਸ (1988), 1154-1158।
[24] ਟੀ.ਵਾਈ. ਹਿਨ, ਕੇ.ਐਸ. ਬੇਹ ਅਤੇ ਕੇ. ਸੀਤਾਰਮੂ, ਸਦਮੇ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਵਿੱਚ ਐਫਸੀਬੀਜੀਏ ਸੋਲਡਰ ਸੰਯੁਕਤ ਭਰੋਸੇਯੋਗਤਾ ਮੁਲਾਂਕਣ ਲਈ ਇੱਕ ਗਤੀਸ਼ੀਲ ਟੈਸਟ ਬੋਰਡ ਦਾ ਵਿਕਾਸ। 5ਵੀਂ ਇਲੈਕਟ੍ਰਾਨਿਕਸ ਪੈਕੇਜਿੰਗ ਤਕਨਾਲੋਜੀ ਕਾਨਫਰੰਸ (EPTC 2003), 2003, 256–262.58 ਦੀ ਕਾਰਵਾਈ
[25] V. Ho, A. Veprik ਅਤੇ V. Babitsky, ਵਾਈਡਬੈਂਡ ਡਾਇਨਾਮਿਕ ਅਬਜ਼ੋਰਬਰ, ਸ਼ੌਕ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ 10(3) (2003), 195-210 ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਰਗਡਾਈਜ਼ਿੰਗ ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡ।
[26] IEEE, IEEE 1413, 2003, v+90 C ਦੇ ਆਧਾਰ 'ਤੇ ਭਰੋਸੇਯੋਗਤਾ ਪੂਰਵ-ਅਨੁਮਾਨਾਂ ਨੂੰ ਚੁਣਨ ਅਤੇ ਵਰਤਣ ਲਈ IEEE ਗਾਈਡ।
[27] ਟੀ. ਜੈਕਸਨ, ਐਸ. ਹਾਰਬੇਟਰ, ਜੇ. ਸਕਟੋਏ ਅਤੇ ਟੀ. ਕਿਨੀ, ਸਪੇਸ ਸਿਸਟਮ ਭਰੋਸੇਯੋਗਤਾ ਮਾਡਲਾਂ ਲਈ ਮਿਆਰੀ ਫਾਰਮੈਟਾਂ ਦਾ ਵਿਕਾਸ, ਸਾਲਾਨਾ ਭਰੋਸੇਯੋਗਤਾ ਅਤੇ ਰੱਖ-ਰਖਾਅ ਸਿੰਪੋਜ਼ੀਅਮ, 2003 ਪ੍ਰੋਸੀਡਿੰਗਜ਼ (ਕੈਟ. ਨੰਬਰ 03CH37415), 269–276।
[28] ਐਫ. ਜੇਨਸਨ, ਇਲੈਕਟ੍ਰਾਨਿਕ ਕੰਪੋਨੈਂਟ ਭਰੋਸੇਯੋਗਤਾ, ਵਿਲੀ, 1995।
[29] ਜੇ. ਐਚ. ਓਂਗ ਅਤੇ ਜੀ. ਲਿਮ, ਢਾਂਚੇ ਦੀ ਬੁਨਿਆਦੀ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਵੱਧ ਤੋਂ ਵੱਧ ਕਰਨ ਲਈ ਇੱਕ ਸਧਾਰਨ ਤਕਨੀਕ, ASME ਜਰਨਲ ਆਫ਼ ਇਲੈਕਟ੍ਰਾਨਿਕ ਪੈਕੇਜਿੰਗ 122 (2000), 341–349।
[30] ਈ. ਜੀਹ ਅਤੇ ਡਬਲਯੂ. ਜੰਗ, ਸਤਹ ਮਾਊਂਟ ਸੋਲਡਰ ਜੋੜਾਂ ਦੀ ਵਾਈਬ੍ਰੇਸ਼ਨਲ ਥਕਾਵਟ। IThermfl98. ਇਲੈਕਟ੍ਰਾਨਿਕ ਪ੍ਰਣਾਲੀਆਂ ਵਿੱਚ ਥਰਮਲ ਅਤੇ ਥਰਮੋਮਕੈਨੀਕਲ ਵਰਤਾਰੇ 'ਤੇ ਛੇਵੀਂ ਇੰਟਰਸੌਸਾਇਟੀ ਕਾਨਫਰੰਸ (ਕੈਟ. ਨੰ. 98CH36208), 1998, 246-250।
[31] ਬੀ. ਜੌਹਨਸਨ ਅਤੇ ਐਲ. ਗੁਲੋ, ਭਰੋਸੇਯੋਗਤਾ ਮੁਲਾਂਕਣ ਅਤੇ ਭਵਿੱਖਬਾਣੀ ਵਿਧੀ ਵਿੱਚ ਸੁਧਾਰ। ਸਾਲਾਨਾ ਭਰੋਸੇਯੋਗਤਾ ਅਤੇ ਸਾਂਭ-ਸੰਭਾਲ ਸਿੰਪੋਜ਼ੀਅਮ। 2000 ਦੀ ਕਾਰਵਾਈ। ਉਤਪਾਦ ਗੁਣਵੱਤਾ ਅਤੇ ਇਕਸਾਰਤਾ 'ਤੇ ਅੰਤਰਰਾਸ਼ਟਰੀ ਸਿੰਪੋਜ਼ੀਅਮ (ਕੈਟ. ਨੰਬਰ 00CH37055), 2000, -:181–187।
[32] ਐਮ. ਖਾਨ, ਡੀ. ਲਾਗੌਦਾਸ, ਜੇ. ਮੇਅਸ ਅਤੇ ਬੀ. ਹੈਂਡਰਸਨ, ਪੈਸਿਵ ਵਾਈਬ੍ਰੇਸ਼ਨ ਆਈਸੋਲੇਸ਼ਨ ਲਈ ਸੂਡੋਇਲਾਸਟਿਕ ਐਸ.ਐਮ.ਏ ਸਪਰਿੰਗ ਐਲੀਮੈਂਟਸ: ਭਾਗ i ਮਾਡਲਿੰਗ, ਜਰਨਲ ਆਫ਼ ਇੰਟੈਲੀਜੈਂਟ ਮਟੀਰੀਅਲ ਸਿਸਟਮਜ਼ ਐਂਡ ਸਟ੍ਰਕਚਰਜ਼ 15(6) (2004), 415–441 .
[33] ਆਰ. ਕੋਟਲੋਵਿਟਜ਼, ਸਤਹ-ਮਾਊਂਟ ਕੀਤੇ ਭਾਗਾਂ ਲਈ ਪ੍ਰਤੀਨਿਧੀ ਲੀਡ ਡਿਜ਼ਾਈਨ ਦੀ ਤੁਲਨਾਤਮਕ ਪਾਲਣਾ, ਭਾਗਾਂ 'ਤੇ ਆਈਈਈਈ ਟ੍ਰਾਂਜੈਕਸ਼ਨਾਂ, ਹਾਈਬ੍ਰਿਡ, ਅਤੇ ਨਿਰਮਾਣ ਤਕਨਾਲੋਜੀ 12(4) (1989), 431–448।
[34] R. Kotlowitz, ਸਤਹ ਮਾਊਂਟ ਕੰਪੋਨੈਂਟ ਲੀਡ ਡਿਜ਼ਾਈਨ ਲਈ ਪਾਲਣਾ ਮੈਟ੍ਰਿਕਸ। 1990 ਦੀ ਕਾਰਵਾਈ। 40ਵੀਂ ਇਲੈਕਟ੍ਰਾਨਿਕ ਕੰਪੋਨੈਂਟਸ ਐਂਡ ਟੈਕਨਾਲੋਜੀ ਕਾਨਫਰੰਸ (ਕੈਟ. ਨੰ. 90CH2893-6), 1990, 1054–1063।
[35] ਆਰ. ਕੋਟਲੋਵਿਟਜ਼ ਅਤੇ ਐਲ. ਟੇਲਰ, ਸਰਫੇਸ ਮਾਊਂਟ ਕੰਪੋਨੈਂਟਸ ਲਈ ਝੁਕੇ ਹੋਏ ਗੁੱਲ-ਵਿੰਗ, ਸਪਾਈਡਰ ਜੇ-ਬੈਂਡ, ਅਤੇ ਸਪਾਈਡਰ ਗੁੱਲ-ਵਿੰਗ ਲੀਡ ਡਿਜ਼ਾਈਨ ਲਈ ਪਾਲਣਾ ਮੈਟ੍ਰਿਕਸ। 1991 ਦੀ ਕਾਰਵਾਈ। 41ਵੀਂ ਇਲੈਕਟ੍ਰਾਨਿਕ ਕੰਪੋਨੈਂਟਸ ਅਤੇ ਟੈਕਨਾਲੋਜੀ ਕਾਨਫਰੰਸ (ਕੈਟ. ਨੰ. 91CH2989-2), 1991, 299–312।
[36] ਜੇ. ਲਾਉ, ਐਲ. ਪਾਵਰਜ਼-ਮਾਲੋਨੀ, ਜੇ. ਬੇਕਰ, ਡੀ. ਰਾਈਸ ਅਤੇ ਬੀ. ਸ਼ਾਅ, ਵਧੀਆ ਪਿੱਚ ਸਤਹ ਮਾਊਂਟ ਤਕਨਾਲੋਜੀ ਅਸੈਂਬਲੀਆਂ ਦੀ ਸੋਲਡਰ ਸਾਂਝੀ ਭਰੋਸੇਯੋਗਤਾ, ਕੰਪੋਨੈਂਟਸ, ਹਾਈਬ੍ਰਿਡ ਅਤੇ ਨਿਰਮਾਣ ਤਕਨਾਲੋਜੀ 13(3) 'ਤੇ ਆਈ.ਈ.ਈ.ਈ. (1990), 534-544.
[37] ਆਰ. ਲੀ, ਬੇਤਰਤੀਬ ਵਾਈਬ੍ਰੇਸ਼ਨ ਲੋਡ ਦੇ ਅਧੀਨ ਇਲੈਕਟ੍ਰਾਨਿਕ ਕੰਪੋਨੈਂਟਸ ਦੀ ਥਕਾਵਟ ਦੀ ਭਵਿੱਖਬਾਣੀ ਲਈ ਇੱਕ ਵਿਧੀ, ASME ਜਰਨਲ ਆਫ਼ ਇਲੈਕਟ੍ਰਾਨਿਕ ਪੈਕੇਜਿੰਗ 123(4) (2001), 394-400।
[38] ਆਰ. ਲੀ ਅਤੇ ਐਲ. ਪੋਗਲਿਟਸ, ਆਟੋਮੋਟਿਵ ਵਾਈਬ੍ਰੇਸ਼ਨ ਅਧੀਨ ਪਲਾਸਟਿਕ ਬਾਲ ਗਰਿੱਡ ਐਰੇ ਅਤੇ ਪਲਾਸਟਿਕ ਕਵਾਡ ਫਲੈਟ ਪੈਕੇਜਾਂ ਦੀ ਥਕਾਵਟ। SMTA ਇੰਟਰਨੈਸ਼ਨਲ, ਪ੍ਰੋਸੀਡਿੰਗਜ਼ ਆਫ ਦਿ ਟੈਕਨੀਕਲ ਪ੍ਰੋਗਰਾਮ (2001), 324–329।
[39] ਆਰ. ਲੀ ਅਤੇ ਐਲ. ਪੋਗਲਿਟਸ, ਵਾਈਬ੍ਰੇਸ਼ਨ ਥਕਾਵਟ, ਅਸਫਲਤਾ ਵਿਧੀ ਅਤੇ ਪਲਾਸਟਿਕ ਬਾਲ ਗਰਿੱਡ ਐਰੇ ਅਤੇ ਪਲਾਸਟਿਕ ਕਵਾਡ ਫਲੈਟ ਪੈਕੇਜਾਂ ਦੀ ਭਰੋਸੇਯੋਗਤਾ।
[40] ਪ੍ਰੋਸੀਡਿੰਗਜ਼ 2001 ਐਚਡੀ ਇੰਟਰਨੈਸ਼ਨਲ ਕਾਨਫਰੰਸ ਆਨ ਹਾਈ-ਡੈਂਸਿਟੀ ਇੰਟਰਕਨੈਕਟ ਐਂਡ ਸਿਸਟਮਸ ਪੈਕੇਜਿੰਗ (SPIE Vol. 4428), 2001, 223-228।
[41] S. Liguore ਅਤੇ D. Followell, ਸਤਹ ਮਾਊਂਟ ਤਕਨਾਲੋਜੀ (smt) ਸੋਲਡਰ ਜੋੜਾਂ ਦੀ ਵਾਈਬ੍ਰੇਸ਼ਨ ਥਕਾਵਟ। ਸਲਾਨਾ ਭਰੋਸੇਯੋਗਤਾ ਅਤੇ ਸਾਂਭ-ਸੰਭਾਲ ਸਿੰਪੋਜ਼ੀਅਮ 1995 ਪ੍ਰੋਸੀਡਿੰਗਜ਼ (ਕੈਟ. ਨੰ. 95CH35743), 1995, -:18–26.
[42] ਜੀ. ਲਿਮ, ਜੇ. ਓਂਗ ਅਤੇ ਜੇ. ਪੈਨੀ, ਵਾਈਬ੍ਰੇਸ਼ਨ ਅਧੀਨ ਇੱਕ ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡ ਦੇ ਕਿਨਾਰੇ ਦਾ ਪ੍ਰਭਾਵ ਅਤੇ ਅੰਦਰੂਨੀ ਪੁਆਇੰਟ ਸਪੋਰਟ, ASME ਜਰਨਲ ਆਫ਼ ਇਲੈਕਟ੍ਰਾਨਿਕ ਪੈਕੇਜਿੰਗ 121(2) (1999), 122-126।
[43] ਪੀ. ਲੂਥਰਾ, ਮਿਲ-ਐਚਡੀਬੀਕੇ-217: ਇਸ ਵਿੱਚ ਕੀ ਗਲਤ ਹੈ? ਭਰੋਸੇਯੋਗਤਾ 39(5) (1990), 518 'ਤੇ IEEE ਲੈਣ-ਦੇਣ।
[44] ਜੇ. ਮਾਰੂਜ਼ ਅਤੇ ਐਲ. ਚੇਂਗ, ਥੰਡਰ ਐਕਚੁਏਟਰਸ, ਸਮਾਰਟ ਮੈਟੀਰੀਅਲਜ਼ ਐਂਡ ਸਟ੍ਰਕਚਰਜ਼ 11(6) (2002), 854-862 ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਸਰਗਰਮ ਵਾਈਬ੍ਰੇਸ਼ਨ ਆਈਸੋਲੇਸ਼ਨ ਦਾ ਇੱਕ ਸੰਭਾਵਨਾ ਅਧਿਐਨ।
[45] MIL-HDBK-217F. ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਨ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ। ਅਮਰੀਕੀ ਰੱਖਿਆ ਵਿਭਾਗ, ਐੱਫ ਐਡੀਸ਼ਨ, 1995।
[46] S.R. Moheimani, ਕੰਪਨ ਡੰਪਿੰਗ ਅਤੇ ਸ਼ੰਟਡ ਪਾਈਜ਼ੋਇਲੈਕਟ੍ਰਿਕ ਟਰਾਂਸਡਿਊਸਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਨਿਯੰਤਰਣ ਵਿੱਚ ਤਾਜ਼ਾ ਕਾਢਾਂ ਦਾ ਇੱਕ ਸਰਵੇਖਣ, ਕੰਟਰੋਲ ਸਿਸਟਮ ਤਕਨਾਲੋਜੀ 11(4) (2003), 482-494 ਉੱਤੇ IEEE ਟ੍ਰਾਂਜੈਕਸ਼ਨ।
[47] ਐਸ. ਮੋਰਿਸ ਅਤੇ ਜੇ. ਰੀਲੀ, ਮਿਲ-ਐਚਡੀਬੀਕੇ-217-ਇੱਕ ਪਸੰਦੀਦਾ ਟੀਚਾ। ਸਾਲਾਨਾ ਭਰੋਸੇਯੋਗਤਾ ਅਤੇ ਸਾਂਭ-ਸੰਭਾਲ ਸਿੰਪੋਜ਼ੀਅਮ। 1993 ਦੀ ਕਾਰਵਾਈ (ਕੈਟ. ਨੰ. 93CH3257-3), (1993), 503-509.
P. O'Connor, ਵਿਹਾਰਕ ਭਰੋਸੇਯੋਗਤਾ ਇੰਜੀਨੀਅਰਿੰਗ. ਵਿਲੀ, 1997.
[48] ​​ਐਮ. ਓਸਟਰਮੈਨ ਅਤੇ ਟੀ. ਸਟੈਡਟਰਮੈਨ, ਸਰਕਟ ਕਾਰਡ ਅਸੈਂਬਲੀਆਂ ਲਈ ਅਸਫਲਤਾ ਮੁਲਾਂਕਣ ਸਾਫਟਵੇਅਰ। ਸਾਲਾਨਾ ਭਰੋਸੇਯੋਗਤਾ ਅਤੇ ਰੱਖ-ਰਖਾਅ। ਸਿੰਪੋਜ਼ੀਅਮ. 1999 ਦੀ ਕਾਰਵਾਈ (ਬਿੱਲੀ ਨੰ. 99CH36283), 1999, 269–276.
[49] ਐੱਮ. ਪੇਚਟ ਅਤੇ ਏ. ਦਾਸਗੁਪਤਾ, ਫਿਜ਼ਿਕਸ-ਆਫ-ਫੇਲਿਓਰ: ਭਰੋਸੇਯੋਗ ਉਤਪਾਦ ਵਿਕਾਸ ਲਈ ਇੱਕ ਪਹੁੰਚ, ਆਈਈਈਈ 1995 ਅੰਤਰਰਾਸ਼ਟਰੀ ਏਕੀਕ੍ਰਿਤ ਭਰੋਸੇਯੋਗਤਾ ਵਰਕਸ਼ਾਪ ਫਾਈਨਲ ਰਿਪੋਰਟ (ਕੈਟ. ਨੰ. 95TH8086), (1999), 1-4.
[50] M. Pecht ਅਤੇ W.-C. ਕਾਂਗ, mil-hdbk-217e ਭਰੋਸੇਯੋਗਤਾ ਪੂਰਵ-ਅਨੁਮਾਨ ਵਿਧੀਆਂ ਦੀ ਆਲੋਚਨਾ, ਭਰੋਸੇਯੋਗਤਾ 37(5) (1988), 453–457 'ਤੇ IEEE ਟ੍ਰਾਂਜੈਕਸ਼ਨਾਂ।
[51] ਐਮ.ਜੀ. ਪੇਚਟ ਅਤੇ ਐਫ.ਆਰ. ਨੈਸ਼, ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਣਾਂ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਭਵਿੱਖਬਾਣੀ, ਆਈਈਈਈ 82(7) (1994), 992-1004 ਦੀ ਕਾਰਵਾਈ।
[52] ਜੇ. ਪਿਟਾਰੇਸੀ, ਡੀ. ਕੈਲੇਟਕਾ, ਆਰ. ਕਾਲਡਵੈਲ ਅਤੇ ਡੀ. ਸਮਿਥ, ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਕਾਰਡਾਂ ਦੇ ਐਫਈ ਵਾਈਬ੍ਰੇਸ਼ਨ ਵਿਸ਼ਲੇਸ਼ਣ ਲਈ ਸਮੀਅਰਡ ਪ੍ਰਾਪਰਟੀ ਤਕਨੀਕ, ASME ਜਰਨਲ ਆਫ਼ ਇਲੈਕਟ੍ਰਾਨਿਕ ਪੈਕੇਜਿੰਗ 113 (1991), 250-257।
[53] ਜੇ. ਪਿਟਾਰੇਸੀ, ਪੀ. ਗੇਂਗ, ਡਬਲਯੂ. ਬੇਲਟਮੈਨ ਅਤੇ ਵਾਈ. ਲਿੰਗ, ਪਰਸਨਲ ਕੰਪਿਊਟਰ ਮਦਰਬੋਰਡਾਂ ਦੀ ਡਾਇਨਾਮਿਕ ਮਾਡਲਿੰਗ ਅਤੇ ਮਾਪ। 52ਵੀਂ ਇਲੈਕਟ੍ਰਾਨਿਕ ਕੰਪੋਨੈਂਟਸ ਐਂਡ ਟੈਕਨਾਲੋਜੀ ਕਾਨਫਰੰਸ 2002., (ਕੈਟ. ਨੰਬਰ 02CH37345)(-), 2002, 597–603।
[54] ਜੇ. ਪਿਟਾਰੇਸੀ ਅਤੇ ਏ. ਪ੍ਰਿਮਾਵੇਰਾ, ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਕਾਰਡਾਂ ਲਈ ਵਾਈਬ੍ਰੇਸ਼ਨ ਮਾਡਲਿੰਗ ਤਕਨੀਕਾਂ ਦੀ ਤੁਲਨਾ, ASME ਜਰਨਲ ਆਫ਼ ਇਲੈਕਟ੍ਰਾਨਿਕ ਪੈਕੇਜਿੰਗ 114 (1991), 378-383।
[55] ਜੇ. ਪਿਟਾਰੇਸੀ, ਬੀ. ਰੋਗੇਮੈਨ, ਐਸ. ਚਪਾਰਲਾ ਅਤੇ ਪੀ. ਗੇਂਗ, ਪੀਸੀ ਮਦਰਬੋਰਡਾਂ ਦੀ ਮਕੈਨੀਕਲ ਸ਼ੌਕ ਟੈਸਟਿੰਗ ਅਤੇ ਮਾਡਲਿੰਗ। 2004 ਪ੍ਰੋਸੀਡਿੰਗਜ਼, 54ਵੀਂ ਇਲੈਕਟ੍ਰਾਨਿਕ ਕੰਪੋਨੈਂਟਸ ਐਂਡ ਟੈਕਨਾਲੋਜੀ ਕਾਨਫਰੰਸ (IEEE ਕੈਟ ਨੰ. 04CH37546) 1 (2004), 1047–1054।
[56] BI ਸੈਂਡਰ, ਸੋਲਡਰ ਮਕੈਨਿਕਸ - ਕਲਾ ਮੁਲਾਂਕਣ ਦੀ ਸਥਿਤੀ। ਖਣਿਜ, ਧਾਤੂ ਅਤੇ ਸਮੱਗਰੀ ਸੋਸਾਇਟੀ, 1991.
[57] ਐਸ. ਸ਼ੈਟੀ, ਵੀ. ਲੇਹਟੀਨੇਨ, ਏ. ਦਾਸਗੁਪਤਾ, ਵੀ., ਹਲਕੋਲਾ ਅਤੇ ਟੀ. ਰੀਨੀਕੇਨੇਨ, ਚੱਕਰੀ ਝੁਕਣ ਕਾਰਨ ਚਿਪ ਸਕੇਲ ਪੈਕੇਜ ਆਪਸ ਵਿੱਚ ਜੁੜੇ ਹੋਣ ਦੀ ਥਕਾਵਟ, ASME ਜਰਨਲ ਆਫ਼ ਇਲੈਕਟ੍ਰਾਨਿਕ ਪੈਕੇਜਿੰਗ 123(3) (2001), 302– 308.
[58] ਐਸ. ਸ਼ੈਟੀ ਅਤੇ ਟੀ. ਰੀਨੀਕੈਨੇਨ, ਇਲੈਕਟ੍ਰਾਨਿਕ ਪੈਕੇਜਾਂ ਲਈ ਤਿੰਨ- ਅਤੇ ਚਾਰ-ਪੁਆਇੰਟ ਮੋੜ ਟੈਸਟਿੰਗ, ASME ਜਰਨਲ ਆਫ਼ ਇਲੈਕਟ੍ਰਾਨਿਕ ਪੈਕੇਜਿੰਗ 125(4) (2003), 556-561।
[59] ਕੇ. ਸਿਧਾਰਥ ਅਤੇ ਡੀ.ਬੀ. ਬਾਰਕਰ, ਪੈਰੀਫਿਰਲ ਲੀਡ ਕੰਪੋਨੈਂਟਸ ਦੇ ਕੋਨੇ ਲੀਡਾਂ ਦੀ ਥਕਾਵਟ ਜੀਵਨ ਦਾ ਅੰਦਾਜ਼ਾ, ASME ਜਰਨਲ ਆਫ਼ ਇਲੈਕਟ੍ਰਾਨਿਕ ਪੈਕੇਜਿੰਗ 118(4) (1996), 244-249.
[60] ਜੇ. ਸਪੈਨੋਸ, ਜ਼ੈੱਡ. ਰਹਿਮਾਨ ਅਤੇ ਜੀ. ਬਲੈਕਵੁੱਡ, ਸਾਫਟ 6-ਐਕਸਿਸ ਐਕਟਿਵ ਵਾਈਬ੍ਰੇਸ਼ਨ ਆਈਸੋਲੇਟਰ, ਪ੍ਰੋਸੀਡਿੰਗਜ਼ ਆਫ਼ ਦ ਅਮਰੀਕਨ ਕੰਟਰੋਲ ਕਾਨਫਰੰਸ 1 (1995), 412–416।
[61] ਡੀ. ਸਟੀਨਬਰਗ, ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਨਾਂ ਲਈ ਵਾਈਬ੍ਰੇਸ਼ਨ ਵਿਸ਼ਲੇਸ਼ਣ, ਜੌਨ ਵਿਲੀ ਐਂਡ ਸੰਨਜ਼, 1991।
[62] ਡੀ. ਸਟੀਨਬਰਗ, ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਨਾਂ ਲਈ ਵਾਈਬ੍ਰੇਸ਼ਨ ਵਿਸ਼ਲੇਸ਼ਣ, ਜੌਨ ਵਿਲੀ ਐਂਡ ਸੰਨਜ਼, 2000।
[63] ਈ. ਸੁਹਿਰ, ਕੀ ਅਨੁਕੂਲ ਬਾਹਰੀ ਲੀਡ ਸਤਹ-ਮਾਊਂਟ ਕੀਤੇ ਯੰਤਰ ਦੀ ਤਾਕਤ ਨੂੰ ਘਟਾ ਸਕਦੇ ਹਨ? 1988ਵੀਂ ਇਲੈਕਟ੍ਰੋਨਿਕਸ ਕੰਪੋਨੈਂਟਸ ਕਾਨਫਰੰਸ (38CH88-2600), 5, 1988-1 ਦੀ 6 ਕਾਰਵਾਈਆਂ।
[64] ਈ. ਸੁਹਿਰ, ਇਸਦੇ ਸਪੋਰਟ ਕੰਟੋਰ 'ਤੇ ਲਾਗੂ ਸ਼ੌਕ ਲੋਡ ਲਈ ਇੱਕ ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡ ਦਾ ਗੈਰ-ਲੀਨੀਅਰ ਗਤੀਸ਼ੀਲ ਜਵਾਬ, ASME ਜਰਨਲ ਆਫ਼ ਇਲੈਕਟ੍ਰਾਨਿਕ ਪੈਕੇਜਿੰਗ 114(4) (1992), 368–377।
[65] ਈ. ਸੁਹਿਰ, ਇਸਦੇ ਸਪੋਰਟ ਕੰਟੋਰ 'ਤੇ ਲਾਗੂ ਸਮੇਂ-ਸਮੇਂ 'ਤੇ ਲਚਕਦਾਰ ਸਰਕਟ ਪ੍ਰਿੰਟਿਡ ਬੋਰਡ ਦਾ ਜਵਾਬ, ਮਕੈਨੀਕਲ ਇੰਜੀਨੀਅਰਜ਼ (ਪੇਪਰ) 59(2) (1992), 1-7.
[66] ਏ. ਵੇਪ੍ਰਿਕ, ਕਠੋਰ ਵਾਤਾਵਰਣਕ ਸਥਿਤੀਆਂ ਵਿੱਚ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਪਕਰਣਾਂ ਦੇ ਨਾਜ਼ੁਕ ਹਿੱਸਿਆਂ ਦੀ ਵਾਈਬ੍ਰੇਸ਼ਨ ਸੁਰੱਖਿਆ, ਧੁਨੀ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਦਾ ਜਰਨਲ 259(1) (2003), 161-175।
[67] ਐਚ. ਵੈਂਗ, ਐਮ. ਝਾਓ ਅਤੇ ਕਿਊ. ਗੁਓ, ਐਸਐਮਟੀ ਸੋਲਡਰ ਜੁਆਇੰਟ ਦੇ ਵਾਈਬ੍ਰੇਸ਼ਨ ਥਕਾਵਟ ਪ੍ਰਯੋਗ, ਮਾਈਕ੍ਰੋਇਲੈਕਟ੍ਰੋਨਿਕਸ ਭਰੋਸੇਯੋਗਤਾ 44(7) (2004), 1143–1156।
[68] Z. ਡਬਲਯੂ. ਜ਼ੂ, ਕੇ. ਚੈਨ ਅਤੇ ਡਬਲਯੂ. ਲਿਆਓ, ਕਣ ਡੈਂਪਿੰਗ ਡਿਜ਼ਾਈਨ, ਸਦਮਾ ਅਤੇ ਵਾਈਬ੍ਰੇਸ਼ਨ 11(5-6) (2004), 647–664 ਲਈ ਇੱਕ ਅਨੁਭਵੀ ਵਿਧੀ।
[69] S. Yamada, ਸੋਲਡਰਡ ਜੁਆਇੰਟ ਕ੍ਰੈਕਿੰਗ ਲਈ ਇੱਕ ਫ੍ਰੈਕਚਰ ਮਕੈਨਿਕਸ ਪਹੁੰਚ, IEEE ਟ੍ਰਾਂਜੈਕਸ਼ਨਜ਼ ਔਨ ਕੰਪੋਨੈਂਟਸ, ਹਾਈਬ੍ਰਿਡ, ਅਤੇ ਮੈਨੂਫੈਕਚਰਿੰਗ ਟੈਕਨਾਲੋਜੀ 12(1) (1989), 99-104।
[70] ਡਬਲਯੂ. ਝਾਓ ਅਤੇ ਈ. ਏਲਸਾਈਡ, ਮਾਡਲਿੰਗ ਨੇ ਮੱਧਮ ਰਹਿੰਦ-ਖੂੰਹਦ ਦੇ ਆਧਾਰ 'ਤੇ ਜੀਵਨ ਜਾਂਚ ਤੇਜ਼ ਕੀਤੀ, ਇੰਟਰਨੈਸ਼ਨਲ ਜਰਨਲ ਆਫ਼ ਸਿਸਟਮਜ਼ ਸਾਇੰਸ 36(11) (1995), 689-696।
[71] ਡਬਲਯੂ. ਝਾਓ, ਏ. ਮੈਟਾਸ, ਐਕਸ. ਝਾਓ, ਪੀ. ਵੈਸੀਲੀਓ ਅਤੇ ਈ. ਏ. ਏਲਸਾਈਡ, ਜਨਰਲਾਈਜ਼ਡ ਸਟੈਪ ਤਣਾਅ ਐਕਸਲਰੇਟਿਡ ਲਾਈਫ ਮਾਡਲ। ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਤਪਾਦ ਭਰੋਸੇਯੋਗਤਾ ਅਤੇ ਦੇਣਦਾਰੀ, 2004, 2004-19 ਦੇ ਕਾਰੋਬਾਰ 'ਤੇ 25 ਦੀ ਅੰਤਰਰਾਸ਼ਟਰੀ ਕਾਨਫਰੰਸ ਦੀ ਕਾਰਵਾਈ।

ਸਰੋਤ: www.habr.com