เจ“เจชเจจ เจธเฉ‹เจฐเจธ FPGA เจชเจนเจฟเจฒเจ•เจฆเจฎเฉ€

เจ‡เฉฑเจ• เจจเจตเฉ€เจ‚ เจ—เฉˆเจฐ-เจฎเฉเจจเจพเจซเจผเจพ เจธเฉฐเจธเจฅเจพ, เจ“เจชเจจ-เจธเฉ‹เจฐเจธ เจเจซเจชเฉ€เจœเฉ€เจ เจซเจพเจŠเจ‚เจกเฉ‡เจธเจผเจจ (เจ“เจเจธเจเจซเจชเฉ€เจœเฉ€เจ) เจฆเฉ‡ เจ—เจ เจจ เจฆเจพ เจเจฒเจพเจจ เจ•เฉ€เจคเจพ, เจœเจฟเจธเจฆเจพ เจ‰เจฆเฉ‡เจธเจผ เจซเฉ€เจฒเจก เจชเฉเจฐเฉ‹เจ—เจฐเจพเจฎเฉ‡เจฌเจฒ เจ—เฉ‡เจŸ เจเจฐเฉ‡ เจฆเฉ€ เจตเจฐเจคเฉ‹เจ‚ เจจเจพเจฒ เจœเฉเฉœเฉ‡ เจ“เจชเจจ เจนเจพเจฐเจกเจตเฉ‡เจ…เจฐ เจ…เจคเฉ‡ เจธเฉŒเจซเจŸเจตเฉ‡เจ…เจฐ เจนเฉฑเจฒเจพเจ‚ เจฆเฉ‡ เจธเจนเจฟเจฏเฉ‹เจ—เฉ€ เจตเจฟเจ•เจพเจธ เจฒเจˆ เจ‡เฉฑเจ• เจตเจพเจคเจพเจตเจฐเจฃ เจตเจฟเจ•เจธเจฟเจค เจ•เจฐเจจเจพ, เจ‰เจคเจธเจผเจพเจนเจฟเจค เจ•เจฐเจจเจพ เจ…เจคเฉ‡ เจฌเจฃเจพเจ‰เจฃเจพ เจนเฉˆเฅค FPGA) เจเจ•เฉ€เจ•เฉเจฐเจฟเจค เจธเจฐเจ•เจŸเจพเจ‚ เจœเฉ‹ เจšเจฟเฉฑเจช เจจเจฟเจฐเจฎเจพเจฃ เจคเฉ‹เจ‚ เจฌเจพเจ…เจฆ เจฐเฉ€เจชเฉเจฐเฉ‹เจ—เจฐเจพเจฎเฉ‡เจฌเจฒ เจคเจฐเจ• เจฆเฉ‡ เจ•เฉฐเจฎ เจฆเฉ€ เจ†เจ—เจฟเจ† เจฆเจฟเฉฐเจฆเฉ‡ เจนเจจเฅค เจ…เจœเจฟเจนเฉ€เจ†เจ‚ เจšเจฟเฉฑเจชเจพเจ‚ เจตเจฟเฉฑเจš เจฎเฉเฉฑเจ– เจฌเจพเจˆเจจเจฐเฉ€ เจ“เจชเจฐเฉ‡เจธเจผเจจเจพเจ‚ (AND, NAND, OR, NOR เจ…เจคเฉ‡ XOR) เจจเฉ‚เฉฐ เจฒเฉŒเจœเจฟเจ• เจ—เฉ‡เจŸเจพเจ‚ (เจธเจตเจฟเฉฑเจšเจพเจ‚) เจฆเฉ€ เจตเจฐเจคเฉ‹เจ‚ เจ•เจฐเจ•เฉ‡ เจฒเจพเจ—เฉ‚ เจ•เฉ€เจคเจพ เจœเจพเจ‚เจฆเจพ เจนเฉˆ เจœเจฟเจธ เจตเจฟเฉฑเจš เจฎเจฒเจŸเฉ€เจชเจฒ เจ‡เจจเจชเฉเจŸเจธ เจ…เจคเฉ‡ เจ‡เฉฑเจ• เจ†เจ‰เจŸเจชเฉเฉฑเจŸ เจนเฉเฉฐเจฆเฉ‡ เจนเจจ, เจœเจฟเจธ เจฆเฉ‡ เจตเจฟเจšเจ•เจพเจฐ เจ•เฉเจจเฉˆเจ•เจธเจผเจจเจพเจ‚ เจฆเฉ€ เจธเฉฐเจฐเจšเจจเจพ เจธเจพเจซเจŸเจตเฉ‡เจ…เจฐ เจฆเฉเจ†เจฐเจพ เจฌเจฆเจฒเฉ€ เจœเจพ เจธเจ•เจฆเฉ€ เจนเฉˆเฅค

OSFPGA เจฆเฉ‡ เจธเฉฐเจธเจฅเจพเจชเจ• เจฎเฉˆเจ‚เจฌเจฐเจพเจ‚ เจตเจฟเฉฑเจš เจ•เฉฐเจชเจจเฉ€เจ†เจ‚ เจ…เจคเฉ‡ เจชเฉเจฐเฉ‹เจœเฉˆเจ•เจŸเจพเจ‚ เจœเจฟเจตเฉ‡เจ‚ เจ•เจฟ EPFL, QuickLogic, Zero ASIC, เจ…เจคเฉ‡ GSG เจ—เจฐเฉเฉฑเจช เจฆเฉ‡ เจ•เฉเจ เจชเฉเจฐเจฎเฉเฉฑเจ– FPGA เจคเจ•เจจเจพเจฒเฉ‹เจœเฉ€ เจ–เฉ‹เจœเจ•เจฐเจคเจพ เจธเจผเจพเจฎเจฒ เจนเจจเฅค เจจเจตเฉ€เจ‚ เจธเฉฐเจธเจฅเจพ เจฆเฉ€ เจธเจฐเจชเฉเจฐเจธเจคเฉ€ เจนเฉ‡เจ , FPGA เจšเจฟเฉฑเจชเจพเจ‚ 'เจคเฉ‡ เจ…เจงเจพเจฐเจค เจคเฉ‡เจœเจผ เจชเฉเจฐเฉ‹เจŸเฉ‹เจŸเจพเจˆเจชเจฟเฉฐเจ— เจ…เจคเฉ‡ เจ‡เจฒเฉˆเจ•เจŸเฉเจฐเจพเจจเจฟเจ• เจกเจฟเจœเจผเจพเจˆเจจ เจ†เจŸเฉ‹เจฎเฉ‡เจธเจผเจจ (EDA) เจฒเจˆ เจธเจฎเจฐเจฅเจจ เจฒเจˆ เจ–เฉเฉฑเจฒเฉ‡ เจ…เจคเฉ‡ เจฎเฉเจซเจค เจธเจพเจงเจจเจพเจ‚ เจฆเจพ เจ‡เฉฑเจ• เจธเจฎเฉ‚เจน เจตเจฟเจ•เจธเจค เจ•เฉ€เจคเจพ เจœเจพเจตเฉ‡เจ—เจพเฅค เจธเฉฐเจ—เจ เจจ FPGAs เจจเจพเจฒ เจธเจฌเฉฐเจงเจค เจ–เฉเฉฑเจฒเฉ‡ เจฎเจฟเจ†เจฐเจพเจ‚ เจฆเฉ‡ เจธเจพเจ‚เจเฉ‡ เจตเจฟเจ•เจพเจธ เจฆเฉ€ เจตเฉ€ เจจเจฟเจ—เจฐเจพเจจเฉ€ เจ•เจฐเฉ‡เจ—เจพ, เจ•เฉฐเจชเจจเฉ€เจ†เจ‚ เจจเฉ‚เฉฐ เจคเจœเจผเจฐเจฌเจฟเจ†เจ‚ เจ…เจคเฉ‡ เจคเจ•เจจเจพเจฒเฉ‹เจœเฉ€เจ†เจ‚ เจจเฉ‚เฉฐ เจธเจพเจ‚เจเจพ เจ•เจฐเจจ เจฒเจˆ เจ‡เฉฑเจ• เจจเจฟเจฐเจชเฉฑเจ– เจซเฉ‹เจฐเจฎ เจชเฉเจฐเจฆเจพเจจ เจ•เจฐเฉ‡เจ—เจพเฅค

เจ‡เจน เจ‰เจฎเฉ€เจฆ เจ•เฉ€เจคเฉ€ เจœเจพเจ‚เจฆเฉ€ เจนเฉˆ เจ•เจฟ OSFPGA เจšเจฟเฉฑเจช เจ•เฉฐเจชเจจเฉ€เจ†เจ‚ เจจเฉ‚เฉฐ FPGAs เจฆเฉ‡ เจ‰เจคเจชเจพเจฆเจจ เจตเจฟเฉฑเจš เจธเจผเจพเจฎเจฒ เจ•เฉเจ เจ‡เฉฐเจœเจจเฉ€เจ…เจฐเจฟเฉฐเจ— เจชเฉเจฐเจ•เจฟเจฐเจฟเจ†เจตเจพเจ‚ เจจเฉ‚เฉฐ เจ–เจคเจฎ เจ•เจฐเจจ, เจ…เฉฐเจคเจฎ-เจ‰เจชเจญเฉ‹เจ—เจคเจพ เจกเจฟเจตเฉˆเจฒเจชเจฐเจพเจ‚ เจจเฉ‚เฉฐ เจ‡เฉฑเจ• เจคเจฟเจ†เจฐ, เจ•เจธเจŸเจฎ FPGA เจธเฉŒเจซเจŸเจตเฉ‡เจ…เจฐ เจธเจŸเฉˆเจ• เจชเฉเจฐเจฆเจพเจจ เจ•เจฐเจจ, เจ…เจคเฉ‡ เจจเจตเฉ‡เจ‚ เจ‰เฉฑเจš-เจ—เฉเจฃเจตเฉฑเจคเจพ เจ†เจฐเจ•เฉ€เจŸเฉˆเจ•เจšเจฐ เจฌเจฃเจพเจ‰เจฃ เจฒเจˆ เจธเจนเจฟเจฏเฉ‹เจ— เจจเฉ‚เฉฐ เจธเจฎเจฐเฉฑเจฅ เจฌเจฃเจพเจ‰เจฃ เจฆเฉ‡ เจฏเฉ‹เจ— เจฌเจฃเจพเจเจ—เจพเฅค เจ‡เจน เจจเฉ‹เจŸ เจ•เฉ€เจคเจพ เจ—เจฟเจ† เจนเฉˆ เจ•เจฟ OSFPGA เจฆเฉเจ†เจฐเจพ เจชเฉเจฐเจฆเจพเจจ เจ•เฉ€เจคเฉ‡ เจ—เจ เจ“เจชเจจ เจŸเฉ‚เจฒเจธ เจจเฉ‚เฉฐ เจ‰เฉฑเจš เจชเฉฑเจงเจฐเฉ€ เจ—เฉเจฃเจตเฉฑเจคเจพ, เจ‰เจฆเจฏเฉ‹เจ— เจฆเฉ‡ เจฎเจฟเจ†เจฐเจพเจ‚ เจจเฉ‚เฉฐ เจชเฉ‚เจฐเจพ เจ•เจฐเจจ เจœเจพเจ‚ เจ‡เจธ เจคเฉ‹เจ‚ เจตเฉฑเจง เจคเฉฑเจ• เจฌเจฃเจพเจˆ เจฐเฉฑเจ–เจฟเจ† เจœเจพเจตเฉ‡เจ—เจพเฅค

เจ“เจชเจจ-เจธเฉ‹เจฐเจธ FPGA เจซเจพเจŠเจ‚เจกเฉ‡เจธเจผเจจ เจฆเฉ‡ เจฎเฉเฉฑเจ– เจŸเฉ€เจšเฉ‡ เจนเจจ:

  • FPGA เจนเจพเจฐเจกเจตเฉ‡เจ…เจฐ เจ…เจคเฉ‡ เจธเฉŒเจซเจŸเจตเฉ‡เจ…เจฐ เจจเจพเจฒ เจธเจฌเฉฐเจงเจค เจธเจพเจงเจจเจพเจ‚ เจฆเฉ‡ เจ‡เฉฑเจ• เจธเจฎเฉ‚เจน เจจเฉ‚เฉฐ เจตเจฟเจ•เจธเจค เจ•เจฐเจจ เจฒเจˆ เจธเจฐเฉ‹เจค เจ…เจคเฉ‡ เจฌเฉเจจเจฟเจ†เจฆเฉ€ เจขเจพเจ‚เจšเจพ เจชเฉเจฐเจฆเจพเจจ เจ•เจฐเจจเจพเฅค
  • เจตเฉฑเจ–-เจตเฉฑเจ– เจธเจฎเจพเจ—เจฎเจพเจ‚ เจฐเจพเจนเฉ€เจ‚ เจ‡เจจเฉเจนเจพเจ‚ เจธเจพเจงเจจเจพเจ‚ เจฆเฉ€ เจตเจฐเจคเฉ‹เจ‚ เจจเฉ‚เฉฐ เจ‰เจคเจธเจผเจพเจนเจฟเจค เจ•เจฐเจจเจพเฅค
  • เจเจกเจตเจพเจ‚เจธเจก FPGA เจ†เจฐเจ•เฉ€เจŸเฉˆเจ•เจšเจฐ เจฆเฉ‡ เจจเจพเจฒ-เจจเจพเจฒ เจธเฉฐเจฌเฉฐเจงเจฟเจค เจธเฉŒเจซเจŸเจตเฉ‡เจ…เจฐ เจ…เจคเฉ‡ เจนเจพเจฐเจกเจตเฉ‡เจ…เจฐ เจตเจฟเจ•เจพเจธ เจฒเจˆ เจŸเฉ‚เจฒเจธ เจฆเฉ€ เจธเจนเจพเจ‡เจคเจพ, เจตเจฟเจ•เจพเจธ เจ…เจคเฉ‡ เจ–เฉเฉฑเจฒเฉ‡เจชเจจ เจชเฉเจฐเจฆเจพเจจ เจ•เจฐเฉ‹เฅค
  • เจชเฉเจฐเจ•เจพเจธเจผเจจเจพเจ‚ เจ…เจคเฉ‡ เจฎเจฟเจ†เจฆ เจชเฉเฉฑเจ— เจšเฉเฉฑเจ•เฉ‡ เจชเฉ‡เจŸเฉˆเจ‚เจŸ เจ–เฉเจฒเจพเจธเจฟเจ†เจ‚ เจคเฉ‹เจ‚ เจชเฉเจฐเจพเจชเจค เจœเจจเจคเจ• เจคเฉŒเจฐ 'เจคเฉ‡ เจ‰เจชเจฒเจฌเจง FPGA เจ†เจฐเจ•เฉ€เจŸเฉˆเจ•เจšเจฐ, เจกเจฟเจœเจผเจพเจˆเจจ เจคเจ•เจจเจพเจฒเฉ‹เจœเฉ€เจ†เจ‚, เจ…เจคเฉ‡ เจฌเฉ‹เจฐเจก เจกเจฟเจœเจผเจพเจˆเจจเจพเจ‚ เจฆเฉ€ เจ‡เฉฑเจ• เจ•เฉˆเจŸเจพเจฒเจพเจ— เจจเฉ‚เฉฐ เจฌเจฃเจพเจˆ เจฐเฉฑเจ–เจฃเจพเฅค
  • เจฆเจฟเจฒเจšเจธเจชเฉ€ เจฐเฉฑเจ–เจฃ เจตเจพเจฒเฉ‡ เจกเจฟเจตเฉˆเจฒเจชเจฐเจพเจ‚ เจฆเฉ‡ เจญเจพเจˆเจšเจพเจฐเฉ‡ เจจเฉ‚เฉฐ เจฌเจฃเจพเจ‰เจฃ เจตเจฟเฉฑเจš เจฎเจฆเจฆ เจฒเจˆ เจธเจฟเจ–เจฒเจพเจˆ เจธเจฎเฉฑเจ—เจฐเฉ€ เจคเจฟเจ†เจฐ เจ•เจฐเฉ‹ เจ…เจคเฉ‡ เจ‰เจนเจจเจพเจ‚ เจคเฉฑเจ• เจชเจนเฉเฉฐเจš เจชเฉเจฐเจฆเจพเจจ เจ•เจฐเฉ‹เฅค
  • เจจเจตเฉ‡เจ‚ FPGA เจ†เจฐเจ•เฉ€เจŸเฉˆเจ•เจšเจฐ เจ…เจคเฉ‡ เจนเจพเจฐเจกเจตเฉ‡เจ…เจฐ เจฆเฉ€ เจœเจพเจ‚เจš เจ…เจคเฉ‡ เจชเฉเจฐเจฎเจพเจฃเจฟเจค เจ•เจฐเจจ เจฒเจˆ เจฒเจพเจ—เจค เจ…เจคเฉ‡ เจธเจฎเจพเจ‚ เจ˜เจŸเจพเจ‰เจฃ เจฒเจˆ เจšเจฟเฉฑเจช เจจเจฟเจฐเจฎเจพเจคเจพเจตเจพเจ‚ เจจเจพเจฒ เจธเจนเจฟเจฏเฉ‹เจ— เจจเฉ‚เฉฐ เจธเจฐเจฒ เจฌเจฃเจพเจ“เฅค

เจธเฉฐเจฌเฉฐเจงเจฟเจค เจ“เจชเจจ เจธเฉ‹เจฐเจธ เจŸเฉ‚เจฒ:

  • OpenFPGA FPGAs เจฒเจˆ เจ‡เฉฑเจ• เจ‡เจฒเฉˆเจ•เจŸเฉเจฐเจพเจจเจฟเจ• เจกเจฟเจœเจผเจพเจˆเจจ เจ†เจŸเฉ‹เจฎเฉ‡เจธเจผเจจ (EDA) เจ•เจฟเฉฑเจŸ เจนเฉˆ เจœเฉ‹ เจตเฉ‡เจฐเฉ€เจฒเฉŒเจ— เจตเจฐเจฃเจจ เจฆเฉ‡ เจ†เจงเจพเจฐ 'เจคเฉ‡ เจนเจพเจฐเจกเจตเฉ‡เจ…เจฐ เจœเจจเจฐเฉ‡เจธเจผเจจ เจฆเจพ เจธเจฎเจฐเจฅเจจ เจ•เจฐเจฆเฉ€ เจนเฉˆเฅค
  • 1st CLaaS เจ‡เฉฑเจ• เจซเจฐเฉ‡เจฎเจตเจฐเจ• เจนเฉˆ เจœเฉ‹ เจคเฉเจนเจพเจจเฉ‚เฉฐ เจตเฉˆเฉฑเจฌ เจ…เจคเฉ‡ เจ•เจฒเจพเจ‰เจก เจเจชเจฒเฉ€เจ•เฉ‡เจธเจผเจจเจพเจ‚ เจฒเจˆ เจนเจพเจฐเจกเจตเฉ‡เจ…เจฐ เจเจ•เจธเจฒเฉ‡เจŸเจฐ เจฌเจฃเจพเจ‰เจฃ เจฒเจˆ FPGAs เจฆเฉ€ เจตเจฐเจคเฉ‹เจ‚ เจ•เจฐเจจ เจฆเฉ€ เจ‡เจœเจพเจœเจผเจค เจฆเจฟเฉฐเจฆเจพ เจนเฉˆเฅค
  • เจตเฉ‡เจฐเฉ€เจฒเฉŒเจ—-เจŸเฉ‚-เจฐเฉ‚เจŸเจฟเฉฐเจ— (VTR) เจ‡เฉฑเจ• เจŸเฉ‚เจฒเจ•เจฟเฉฑเจŸ เจนเฉˆ เจœเฉ‹ เจคเฉเจนเจพเจจเฉ‚เฉฐ เจตเฉ‡เจฐเฉ€เจฒเฉŒเจ— เจญเจพเจธเจผเจพ เจตเจฟเฉฑเจš เจตเจฐเจฃเจจ เจฆเฉ‡ เจ…เจงเจพเจฐ เจคเฉ‡ เจšเฉเจฃเฉ‡ เจ—เจ FPGA เจฆเฉ€ เจธเฉฐเจฐเจšเจจเจพ เจฌเจฃเจพเจ‰เจฃ เจฆเฉ€ เจ†เจ—เจฟเจ† เจฆเจฟเฉฐเจฆเฉ€ เจนเฉˆเฅค
  • Symbiflow Xilinx 7, Lattice iCE40, Lattice ECP5 เจ…เจคเฉ‡ QuickLogic EOS S3 FPGAs 'เจคเฉ‡ เจ†เจงเจพเจฐเจฟเจค เจนเฉฑเจฒ เจตเจฟเจ•เจธเจฟเจค เจ•เจฐเจจ เจฒเจˆ เจ‡เฉฑเจ• เจŸเฉ‚เจฒเจ•เจฟเฉฑเจŸ เจนเฉˆเฅค
  • Yosys เจ†เจฎ เจเจชเจฒเฉ€เจ•เฉ‡เจธเจผเจจเจพเจ‚ เจฒเจˆ เจ‡เฉฑเจ• Verilog RTL เจธเจฟเฉฐเจฅเฉ‡เจธเจฟเจธ เจซเจฐเฉ‡เจฎเจตเจฐเจ• เจนเฉˆเฅค
  • EPFL เจคเจฐเจ• เจธเฉฐเจธเจฒเฉ‡เจธเจผเจฃ เจเจชเจฒเฉ€เจ•เฉ‡เจธเจผเจจเจพเจ‚ เจจเฉ‚เฉฐ เจตเจฟเจ•เจธเจค เจ•เจฐเจจ เจฒเจˆ เจฒเจพเจ‡เจฌเฉเจฐเฉ‡เจฐเฉ€เจ†เจ‚ เจฆเจพ เจ‡เฉฑเจ• เจธเฉฐเจ—เฉเจฐเจนเจฟ เจนเฉˆเฅค
  • LSOracle เจคเจฐเจ• เจธเฉฐเจธเจฒเฉ‡เจธเจผเจฃ เจจเจคเฉ€เจœเจฟเจ†เจ‚ เจจเฉ‚เฉฐ เจ…เจจเฉเจ•เฉ‚เจฒ เจฌเจฃเจพเจ‰เจฃ เจฒเจˆ EPFL เจฒเจพเจ‡เจฌเฉเจฐเฉ‡เจฐเฉ€เจ†เจ‚ เจตเจฟเฉฑเจš เจ‡เฉฑเจ• เจเจก-เจ†เจจ เจนเฉˆเฅค
  • Edalize เจ‡เจฒเฉˆเจ•เจŸเฉเจฐเจพเจจเจฟเจ• เจกเจฟเจœเจผเจพเจˆเจจ เจ†เจŸเฉ‹เจฎเฉ‡เจธเจผเจจ (EDA) เจธเจฟเจธเจŸเจฎเจพเจ‚ เจจเจพเจฒ เจ‡เฉฐเจŸเจฐเฉˆเจ•เจŸ เจ•เจฐเจจ เจ…เจคเฉ‡ เจ‰เจนเจจเจพเจ‚ เจฒเจˆ เจชเฉเจฐเฉ‹เจœเฉˆเจ•เจŸ เจซเจพเจˆเจฒเจพเจ‚ เจฌเจฃเจพเจ‰เจฃ เจฒเจˆ เจ‡เฉฑเจ• เจชเจพเจˆเจฅเจจ เจŸเฉ‚เจฒเจ•เจฟเฉฑเจŸ เจนเฉˆเฅค
  • GHDL VHDL เจนเจพเจฐเจกเจตเฉ‡เจ…เจฐ เจตเจฐเจฃเจจ เจญเจพเจธเจผเจพ เจฒเจˆ เจ‡เฉฑเจ• เจ•เฉฐเจชเจพเจˆเจฒเจฐ, เจตเจฟเจธเจผเจฒเฉ‡เจธเจผเจ•, เจธเจฟเจฎเฉ‚เจฒเฉ‡เจŸเจฐ, เจ…เจคเฉ‡ เจธเจฟเฉฐเจฅเฉ‡เจธเจพเจˆเจœเจผเจฐ เจนเฉˆเฅค
  • VerilogCreator QtCreator เจฒเจˆ เจ‡เฉฑเจ• เจชเจฒเฉฑเจ—เจ‡เจจ เจนเฉˆ เจœเฉ‹ เจ‡เจธ เจเจชเจฒเฉ€เจ•เฉ‡เจธเจผเจจ เจจเฉ‚เฉฐ Verilog 2005 เจตเจฟเฉฑเจš เจ‡เฉฑเจ• เจตเจฟเจ•เจพเจธ เจตเจพเจคเจพเจตเจฐเจจ เจตเจฟเฉฑเจš เจฌเจฆเจฒเจฆเจพ เจนเฉˆเฅค
  • FuseSoC HDL (เจนเจพเจฐเจกเจตเฉ‡เจ…เจฐ เจตเจฐเจฃเจจ เจญเจพเจธเจผเจพ) เจ•เฉ‹เจก เจ…เจคเฉ‡ FPGA/ASIC เจฒเจˆ เจ…เจธเฉˆเจ‚เจฌเจฒเฉ€ เจเจฌเจธเจŸเจฐเฉˆเจ•เจธเจผเจจ เจ‰เจชเจฏเฉ‹เจ—เจคเจพ เจฒเจˆ เจ‡เฉฑเจ• เจชเฉˆเจ•เฉ‡เจœ เจฎเฉˆเจจเฉ‡เจœเจฐ เจนเฉˆเฅค
  • SOFA (เจธเจ•เจพเจˆเจตเจพเจŸเจฐ เจ“เจชเจจ-เจธเฉ‹เจฐเจธ FPGA) Skywater PDK เจ…เจคเฉ‡ OpenFPGA เจซเจฐเฉ‡เจฎเจตเจฐเจ• เจฆเฉ€ เจตเจฐเจคเฉ‹เจ‚ เจ•เจฐเจ•เฉ‡ เจฌเจฃเจพเจ เจ—เจ เจ“เจชเจจ FPGA IP (เจฌเฉŒเจงเจฟเจ• เจธเฉฐเจชเฉฑเจคเฉ€) เจฆเจพ เจ‡เฉฑเจ• เจธเจฎเฉ‚เจน เจนเฉˆเฅค
  • openFPGALoader เจชเฉเจฐเฉ‹เจ—เจฐเจพเจฎเจฟเฉฐเจ— FPGAs เจฒเจˆ เจ‡เฉฑเจ• เจ‰เจชเจฏเฉ‹เจ—เจคเจพ เจนเฉˆเฅค
  • LiteDRAM - DRAM เจฒเจพเจ—เฉ‚ เจ•เจฐเจจ เจฆเฉ‡ เจจเจพเจฒ FPGA เจฒเจˆ เจ•เจธเจŸเจฎ เจ†เจˆเจชเฉ€ เจ•เฉ‹เจฐเฅค

เจ‡เจธ เจคเฉ‹เจ‚ เจ‡เจฒเจพเจตเจพ, เจ…เจธเฉ€เจ‚ Main_MiSter เจชเฉเจฐเฉ‹เจœเฉˆเจ•เจŸ เจจเฉ‚เฉฐ เจจเฉ‹เจŸ เจ•เจฐ เจธเจ•เจฆเฉ‡ เจนเจพเจ‚, เจœเฉ‹ เจชเฉเจฐเจพเจฃเฉ‡ เจ—เฉ‡เจฎ เจ•เฉฐเจธเฉ‹เจฒ เจ…เจคเฉ‡ เจ•เจฒเจพเจธเจฟเจ• เจ•เฉฐเจชเจฟเจŠเจŸเจฐเจพเจ‚ เจฆเฉ‡ เจธเจพเจœเจผเฉ‹-เจธเจพเจฎเจพเจจ เจฆเฉ€ เจจเจ•เจฒ เจ•เจฐเจจ เจฒเจˆ เจŸเฉ€เจตเฉ€ เจœเจพเจ‚ เจฎเจพเจจเฉ€เจŸเจฐ เจจเจพเจฒ เจœเฉเฉœเฉ‡ DE10-Nano FPGA เจฌเฉ‹เจฐเจก เจฆเฉ€ เจตเจฐเจคเฉ‹เจ‚ เจ•เจฐเจจ เจฆเฉ€ เจ‡เจœเจพเจœเจผเจค เจฆเจฟเฉฐเจฆเจพ เจนเฉˆเฅค เจšเฉฑเจฒ เจฐเจนเฉ‡ เจ‡เจฎเฉ‚เจฒเฉ‡เจŸเจฐเจพเจ‚ เจฆเฉ‡ เจ‰เจฒเจŸ, เจ‡เฉฑเจ• FPGA เจฆเฉ€ เจตเจฐเจคเฉ‹เจ‚ เจ•เจฐเจจเจพ เจ…เจธเจฒ เจนเจพเจฐเจกเจตเฉ‡เจ…เจฐ เจตเจพเจคเจพเจตเจฐเจฃ เจจเฉ‚เฉฐ เจฎเฉเฉœ เจฌเจฃเจพเจ‰เจฃเจพ เจธเฉฐเจญเจต เจฌเจฃเจพเจ‰เจ‚เจฆเจพ เจนเฉˆ เจœเจฟเจธ 'เจคเฉ‡ เจคเฉเจธเฉ€เจ‚ เจชเฉเจฐเจพเจฃเฉ‡ เจนเจพเจฐเจกเจตเฉ‡เจ…เจฐ เจชเจฒเฉ‡เจŸเจซเจพเจฐเจฎเจพเจ‚ เจฒเจˆ เจฎเฉŒเจœเฉ‚เจฆเจพ เจธเจฟเจธเจŸเจฎ เจšเจฟเฉฑเจคเจฐ เจ…เจคเฉ‡ เจเจชเจฒเฉ€เจ•เฉ‡เจธเจผเจจ เจšเจฒเจพ เจธเจ•เจฆเฉ‡ เจนเฉ‹เฅค

เจธเจฐเฉ‹เจค: opennet.ru

เจ‡เฉฑเจ• เจŸเจฟเฉฑเจชเจฃเฉ€ เจœเฉ‹เฉœเฉ‹