GCC ਲਈ ਸੰਕਲਨ ਪ੍ਰਕਿਰਿਆ ਦੇ ਸਮਾਨਤਾ ਲਈ ਸਮਰਥਨ ਜੋੜਨ ਲਈ ਪ੍ਰੋਜੈਕਟ

ਇੱਕ ਖੋਜ ਪ੍ਰੋਜੈਕਟ ਦੇ ਹਿੱਸੇ ਵਜੋਂ ਸਮਾਂਤਰ GCC GCC ਵਿੱਚ ਇੱਕ ਵਿਸ਼ੇਸ਼ਤਾ ਜੋੜਨ ਲਈ ਕੰਮ ਸ਼ੁਰੂ ਹੋ ਗਿਆ ਹੈ ਜੋ ਸੰਕਲਨ ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਕਈ ਸਮਾਨਾਂਤਰ ਥਰਿੱਡਾਂ ਵਿੱਚ ਵੰਡਣ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ। ਵਰਤਮਾਨ ਵਿੱਚ, ਮਲਟੀ-ਕੋਰ ਸਿਸਟਮਾਂ 'ਤੇ ਬਿਲਡ ਸਪੀਡ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਣ ਲਈ, ਮੇਕ ਯੂਟਿਲਿਟੀ ਵੱਖਰੀ ਕੰਪਾਈਲਰ ਪ੍ਰਕਿਰਿਆਵਾਂ ਦੀ ਸ਼ੁਰੂਆਤ ਦੀ ਵਰਤੋਂ ਕਰਦੀ ਹੈ, ਜਿਨ੍ਹਾਂ ਵਿੱਚੋਂ ਹਰ ਇੱਕ ਵੱਖਰੀ ਕੋਡ ਫਾਈਲ ਬਣਾਉਂਦਾ ਹੈ। ਨਵਾਂ ਪ੍ਰੋਜੈਕਟ ਕੰਪਾਈਲਰ ਪੱਧਰ 'ਤੇ ਸਮਾਨਤਾ ਪ੍ਰਦਾਨ ਕਰਨ ਦੇ ਨਾਲ ਪ੍ਰਯੋਗ ਕਰ ਰਿਹਾ ਹੈ, ਜੋ ਸੰਭਾਵੀ ਤੌਰ 'ਤੇ ਮਲਟੀ-ਕੋਰ ਸਿਸਟਮਾਂ 'ਤੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਸੁਧਾਰੇਗਾ।

ਟੈਸਟ ਕਰਨ ਲਈ ਤਿਆਰ GCC ਦੀ ਇੱਕ ਵੱਖਰੀ ਸਮਾਨਾਂਤਰ ਸ਼ਾਖਾ, ਜੋ ਥਰਿੱਡਾਂ ਦੀ ਸੰਖਿਆ ਨੂੰ ਸੈੱਟ ਕਰਨ ਲਈ ਇੱਕ ਨਵਾਂ ਪੈਰਾਮੀਟਰ “—param=num-threads=N” ਪੇਸ਼ ਕਰਦੀ ਹੈ। ਸ਼ੁਰੂਆਤੀ ਪੜਾਅ 'ਤੇ, ਅਸੀਂ ਵੱਖ-ਵੱਖ ਥ੍ਰੈੱਡਾਂ ਵਿੱਚ ਅੰਤਰ-ਪ੍ਰੋਸੈਸਰਲ ਓਪਟੀਮਾਈਜੇਸ਼ਨਾਂ ਦੇ ਤਬਾਦਲੇ ਨੂੰ ਲਾਗੂ ਕੀਤਾ ਹੈ, ਜਿਨ੍ਹਾਂ ਨੂੰ ਹਰੇਕ ਫੰਕਸ਼ਨ ਲਈ ਚੱਕਰਵਾਦੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਆਸਾਨੀ ਨਾਲ ਸਮਾਨਾਂਤਰ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਹਾਰਡਵੇਅਰ-ਸੁਤੰਤਰ ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਲਈ ਜਿੰਮੇਵਾਰ ਜਿੰਪਲ ਓਪਰੇਸ਼ਨ ਜੋ ਇੱਕ ਦੂਜੇ ਨਾਲ ਫੰਕਸ਼ਨਾਂ ਦੇ ਪਰਸਪਰ ਪ੍ਰਭਾਵ ਦਾ ਮੁਲਾਂਕਣ ਕਰਦੇ ਹਨ ਵੱਖਰੇ ਥ੍ਰੈਡਾਂ ਵਿੱਚ ਰੱਖੇ ਗਏ ਹਨ।

ਅਗਲੇ ਪੜਾਅ 'ਤੇ, ਹਾਰਡਵੇਅਰ ਪਲੇਟਫਾਰਮ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਧਿਆਨ ਵਿੱਚ ਰੱਖਦੇ ਹੋਏ, ਅੰਤਰ-ਪ੍ਰੋਸੈਸਰਲ RTL ਅਨੁਕੂਲਨ ਨੂੰ ਵੱਖਰੇ ਥ੍ਰੈਡਾਂ ਵਿੱਚ ਤਬਦੀਲ ਕਰਨ ਦੀ ਵੀ ਯੋਜਨਾ ਹੈ। ਉਸ ਤੋਂ ਬਾਅਦ, ਅਸੀਂ ਕਾਲ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਪਰਵਾਹ ਕੀਤੇ ਬਿਨਾਂ, ਫੰਕਸ਼ਨ ਦੇ ਅੰਦਰ ਕੋਡ 'ਤੇ ਲਾਗੂ ਕੀਤੇ ਗਏ ਇੰਟਰਾਪ੍ਰੋਸੈਸਰਲ ਓਪਟੀਮਾਈਜੇਸ਼ਨ (IPA) ਦੇ ਸਮਾਨਤਾ ਨੂੰ ਲਾਗੂ ਕਰਨ ਦੀ ਯੋਜਨਾ ਬਣਾਉਂਦੇ ਹਾਂ। ਹੁਣ ਲਈ ਸੀਮਿਤ ਲਿੰਕ ਗਾਰਬੇਜ ਕੁਲੈਕਟਰ ਹੈ, ਜਿਸ ਨੇ ਇੱਕ ਗਲੋਬਲ ਲਾਕ ਜੋੜਿਆ ਹੈ ਜੋ ਮਲਟੀ-ਥ੍ਰੈਡਡ ਮੋਡ ਵਿੱਚ ਚੱਲਦੇ ਹੋਏ ਕੂੜਾ ਇਕੱਠਾ ਕਰਨ ਦੀਆਂ ਕਾਰਵਾਈਆਂ ਨੂੰ ਅਸਮਰੱਥ ਬਣਾਉਂਦਾ ਹੈ (ਭਵਿੱਖ ਵਿੱਚ ਕੂੜਾ ਇਕੱਠਾ ਕਰਨ ਵਾਲੇ ਨੂੰ GCC ਦੇ ਮਲਟੀ-ਥਰਿੱਡਡ ਐਗਜ਼ੀਕਿਊਸ਼ਨ ਲਈ ਅਨੁਕੂਲਿਤ ਕੀਤਾ ਜਾਵੇਗਾ)।

ਪ੍ਰਦਰਸ਼ਨ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਦਾ ਮੁਲਾਂਕਣ ਕਰਨ ਲਈ, ਇੱਕ ਟੈਸਟ ਸੂਟ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਹੈ ਜੋ gimple-match.c ਫਾਈਲ ਨੂੰ ਇਕੱਠਾ ਕਰਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ ਕੋਡ ਦੀਆਂ 100 ਹਜ਼ਾਰ ਤੋਂ ਵੱਧ ਲਾਈਨਾਂ ਅਤੇ 1700 ਫੰਕਸ਼ਨ ਸ਼ਾਮਲ ਹਨ। 5 ਭੌਤਿਕ ਕੋਰ ਅਤੇ 8250 ਵਰਚੁਅਲ (ਹਾਈਪਰਥ੍ਰੈਡਿੰਗ) ਦੇ ਨਾਲ ਇੱਕ Intel Core i4-8U CPU ਵਾਲੇ ਸਿਸਟਮ 'ਤੇ ਕੀਤੇ ਗਏ ਟੈਸਟਾਂ ਨੇ 7 ਥ੍ਰੈਡ ਚਲਾਉਣ ਵੇਲੇ 4 ਤੋਂ 2 ਸਕਿੰਟ ਤੱਕ ਅਤੇ 3 ਚਲਾਉਣ ਵੇਲੇ 4 ਸਕਿੰਟ ਤੱਕ ਇੰਟਰਾ ਪ੍ਰੋਸੀਜ਼ਰਲ GIMPLE ਓਪਟੀਮਾਈਜੇਸ਼ਨ ਦੇ ਐਗਜ਼ੀਕਿਊਸ਼ਨ ਸਮੇਂ ਵਿੱਚ ਕਮੀ ਦਿਖਾਈ ਹੈ। ਧਾਗੇ, i.e. ਵਿਚਾਰ ਅਧੀਨ ਅਸੈਂਬਲੀ ਪੜਾਅ ਦੀ ਗਤੀ ਵਿੱਚ ਵਾਧਾ ਕ੍ਰਮਵਾਰ 1.72 ਅਤੇ 2.52 ਗੁਣਾ ਪ੍ਰਾਪਤ ਕੀਤਾ ਗਿਆ ਸੀ। ਟੈਸਟਾਂ ਨੇ ਇਹ ਵੀ ਦਿਖਾਇਆ ਹੈ ਕਿ ਹਾਈਪਰਥ੍ਰੈਡਿੰਗ ਦੇ ਨਾਲ ਵਰਚੁਅਲ ਕੋਰ ਦੀ ਵਰਤੋਂ ਕਰਨ ਨਾਲ ਪ੍ਰਦਰਸ਼ਨ ਵਿੱਚ ਵਾਧਾ ਨਹੀਂ ਹੁੰਦਾ ਹੈ।

ਸਮੁੱਚਾ ਬਿਲਡ ਟਾਈਮ ਲਗਭਗ 10% ਘਟਾ ਦਿੱਤਾ ਗਿਆ ਸੀ, ਪਰ ਪੂਰਵ-ਅਨੁਮਾਨਾਂ ਦੇ ਅਨੁਸਾਰ, RTL ਓਪਟੀਮਾਈਜੇਸ਼ਨਾਂ ਨੂੰ ਸਮਾਨਤਾ ਨਾਲ ਹੋਰ ਠੋਸ ਨਤੀਜੇ ਪ੍ਰਾਪਤ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਮਿਲੇਗੀ, ਕਿਉਂਕਿ ਇਹ ਪੜਾਅ ਸੰਕਲਨ ਦੇ ਦੌਰਾਨ ਕਾਫ਼ੀ ਜ਼ਿਆਦਾ ਸਮਾਂ ਲੈਂਦਾ ਹੈ। ਲਗਭਗ RTL ਸਮਾਨਤਾ ਦੇ ਬਾਅਦ, ਕੁੱਲ ਅਸੈਂਬਲੀ ਸਮਾਂ 1.61 ਗੁਣਾ ਘੱਟ ਜਾਵੇਗਾ। ਇਸ ਤੋਂ ਬਾਅਦ, IPA ਓਪਟੀਮਾਈਜੇਸ਼ਨਾਂ ਨੂੰ ਸਮਾਨਾਂਤਰ ਕਰਕੇ ਬਿਲਡ ਟਾਈਮ ਨੂੰ ਹੋਰ 5-10% ਤੱਕ ਘਟਾਉਣਾ ਸੰਭਵ ਹੋਵੇਗਾ।

ਸਰੋਤ: opennet.ru