Komputer cyfrowy pojazdu startowego (LVDC) odegrał kluczową rolę w programie księżycowym Apollo, napędzając rakietę Saturn 5. Jak większość ówczesnych komputerów, przechowywał dane w maleńkich rdzeniach magnetycznych. W tym artykule Cloud4Y mówi o module pamięci LVDC z wersji deluxe Steve'a Jurvetsona.
Ten moduł pamięci został ulepszony w połowie lat 1960. Został zbudowany przy użyciu komponentów do montażu powierzchniowego, modułów hybrydowych i elastycznych połączeń, dzięki czemu jest o rząd wielkości mniejszy i lżejszy niż konwencjonalna pamięć komputerowa tamtych czasów. Jednak moduł pamięci pozwalał na przechowywanie tylko 4096 słów po 26 bitów.
Moduł pamięci z rdzeniem magnetycznym. Ten moduł przechowuje słowa 4K z 26 bitami danych i 2 bitami parzystości. Z czterema modułami pamięci o łącznej pojemności 16 384 słów, waży 2,3 kg i ma wymiary 14 cm × 14 cm × 16 cm.
Lądowanie na Księżycu rozpoczęło się 25 maja 1961 roku, kiedy prezydent Kennedy ogłosił, że Ameryka wyśle człowieka na Księżyc przed końcem dekady. W tym celu wykorzystano trzystopniową rakietę Saturn 5, najpotężniejszą rakietę, jaką kiedykolwiek stworzono. Saturn 5 był sterowany i kontrolowany przez komputer (tutaj o nim) trzeci etap rakiety nośnej, rozpoczynający się od startu na orbitę ziemską, a następnie w drodze na Księżyc. (W tym momencie statek kosmiczny Apollo oddzielał się od rakiety Saturn V, a misja LVDC została zakończona.)
LVDC jest zainstalowany w ramie podstawy. Okrągłe złącza są widoczne z przodu komputera. Zastosowano 8 złączy elektrycznych i dwa złącza do chłodzenia cieczą
LVDC był tylko jednym z kilku komputerów na pokładzie Apollo. LVDC był podłączony do systemu sterowania lotem, 45-kilogramowego komputera analogowego. Pokładowy komputer Apollo Guidance Computer (AGC) poprowadził statek kosmiczny na powierzchnię Księżyca. Moduł dowodzenia zawierał jeden AGC, podczas gdy moduł księżycowy zawierał drugi AGC wraz z systemem nawigacji Abort, zapasowym komputerem awaryjnym.
Na pokładzie Apollo było kilka komputerów.
Jednostkowe urządzenia logiczne (ULD)
LVDC został stworzony przy użyciu ciekawej technologii hybrydowej o nazwie ULD, unit load device. Chociaż wyglądały jak układy scalone, moduły ULD zawierały kilka komponentów. Używali prostych krzemowych układów scalonych, z których każdy miał tylko jeden tranzystor lub dwie diody. Tablice te, wraz z drukowanymi rezystorami z grubej folii, zostały zamontowane na płytce ceramicznej w celu zaimplementowania obwodów, takich jak bramka logiczna. Moduły te były wariantem modułów SLT () przeznaczony dla popularnych komputerów z serii IBM S/360. IBM zaczął opracowywać moduły SLT w 1961 roku, zanim układy scalone stały się opłacalne komercyjnie, a do 1966 roku IBM produkował ponad 100 milionów modułów SLT rocznie.
Moduły ULD były znacznie mniejsze niż moduły SLT, jak widać na poniższym zdjęciu, co czyni je bardziej odpowiednimi do kompaktowego komputera kosmicznego.Moduły ULD wykorzystywały ceramiczne podkładki zamiast metalowych styków w SLT i miały metalowe styki na górze powierzchnia zamiast szpilek. Klipsy na płytce utrzymywały moduł ULD na miejscu i były podłączone do tych pinów.
Dlaczego IBM zastosował moduły SLT zamiast układów scalonych? Głównym powodem było to, że układy scalone były jeszcze w powijakach, ponieważ zostały wynalezione w 1959 roku. W 1963 roku moduły SLT miały przewagę kosztową i wydajnościową nad układami scalonymi. Jednak moduły SLT były często postrzegane jako gorsze od układów scalonych. Jedną z zalet modułów SLT w porównaniu z układami scalonymi było to, że rezystory w SLT były znacznie dokładniejsze niż w układach scalonych. Podczas produkcji rezystory grubowarstwowe w modułach SLT były starannie piaskowane w celu usunięcia warstwy oporowej, aż osiągnęły pożądaną rezystancję. Moduły SLT były również tańsze niż porównywalne układy scalone w latach 1960.
LVDC i powiązany sprzęt wykorzystywały ponad 50 różnych typów ULD.
Moduły SLT (po lewej) są znacznie większe niż moduły ULD (po prawej). Rozmiar ULD to 7,6 mm × 8 mm
Poniższe zdjęcie przedstawia wewnętrzne elementy modułu ULD. Po lewej stronie płytki ceramicznej znajdują się przewodniki połączone z czterema maleńkimi kwadratowymi kryształkami krzemu. Wygląda jak płytka drukowana, ale pamiętaj, że jest znacznie mniejsza niż paznokieć. Czarne prostokąty po prawej stronie to rezystory grubowarstwowe wydrukowane na spodniej stronie płytki.
ULD, widok z góry i z dołu. Widoczne są kryształki krzemu i rezystory. Podczas gdy moduły SLT miały rezystory na górnej powierzchni, moduły ULD miały rezystory na dole, co zwiększało gęstość, a także koszt.
Na poniższym zdjęciu widać krzemową matrycę z modułu ULD, w którym zaimplementowano dwie diody. Rozmiary są niezwykle małe, dla porównania w pobliżu znajdują się kryształki cukru. Kryształ miał trzy zewnętrzne połączenia poprzez miedziane kulki przylutowane do trzech okręgów. Dwa dolne okręgi (anody dwóch diod) były domieszkowane (ciemniejsze obszary), podczas gdy prawy górny okrąg to katoda połączona z podstawą.
Zdjęcie dwudiodowego kryształu krzemu obok kryształków cukru
Jak działa pamięć z rdzeniem magnetycznym
Pamięć z rdzeniem magnetycznym była główną formą przechowywania danych w komputerach od lat 1950. Pamięć została stworzona z maleńkich pierścieni ferrytowych zwanych rdzeniami. Pierścienie ferrytowe umieszczono w prostokątnej matrycy, a przez każdy pierścień przepuszczono od dwóch do czterech drutów w celu odczytu i zapisu informacji. Pierścienie pozwalały na przechowywanie jednego bitu informacji. Rdzeń namagnesowano za pomocą impulsu prądu przechodzącego przez druty przechodzące przez pierścień ferrytowy. Kierunek namagnesowania jednego rdzenia można było zmienić, wysyłając impuls w przeciwnym kierunku.
Aby odczytać wartość rdzenia, impuls prądu wprowadzał pierścień w stan 0. Jeśli rdzeń był wcześniej w stanie 1, zmieniające się pole magnetyczne wytworzyło napięcie w jednym z przewodów biegnących przez rdzenie. Ale gdyby rdzeń był już w stanie 0, pole magnetyczne nie zmieniłoby się, a przewód czujnikowy nie zwiększyłby napięcia. Tak więc wartość bitu w rdzeniu odczytywano poprzez wyzerowanie go i sprawdzenie napięcia na odczytywanym przewodzie. Ważną cechą pamięci na rdzeniach magnetycznych było to, że proces odczytu pierścienia ferrytowego niszczył jego wartość, więc rdzeń trzeba było „przepisać”.
Używanie oddzielnego drutu do zmiany namagnesowania każdego rdzenia było niewygodne, ale w latach pięćdziesiątych XX wieku opracowano pamięć ferrytową, która działała na zasadzie koincydencji prądów. Czteroprzewodowy obwód — X, Y, Sense, Inhibit — stał się powszechny. Technologia wykorzystywała specjalną właściwość rdzeni zwaną histerezą: mały prąd nie wpływa na pamięć ferrytową, ale prąd powyżej progu namagnesowałby rdzeń. Po zasileniu połową wymaganego prądu na jednej linii X i jednej linii Y, tylko rdzeń, w którym obie linie się skrzyżowały, otrzymał wystarczającą ilość prądu do ponownego namagnesowania, podczas gdy inne rdzenie pozostały nienaruszone.
Tak wyglądała pamięć IBM 360 Model 50. LVDC i Model 50 wykorzystywały ten sam typ rdzenia, znany jako 19-32, ponieważ ich wewnętrzna średnica wynosiła 19 milicali (0.4826 mm), a zewnętrzna 32 milicale (0,8 mm) ). Na tym zdjęciu widać, że przez każdy rdzeń przebiegają trzy przewody, ale LVDC używał czterech przewodów.
Zdjęcie poniżej pokazuje jedną prostokątną macierz pamięci LVDC. 8 Ta macierz ma 128 drutów X biegnących pionowo i 64 drutów Y biegnących poziomo, z rdzeniem na każdym przecięciu. Pojedynczy przewód odczytu przebiega przez wszystkie rdzenie równolegle do przewodów Y. Przewód zapisu i przewód hamowania biegną przez wszystkie rdzenie równolegle do przewodów X. Przewody krzyżują się w środku matrycy; zmniejsza to indukowany hałas, ponieważ hałas z jednej połowy niweluje hałas z drugiej połowy.
Jedna ferrytowa matryca pamięci LVDC zawierająca 8192 bity. Połączenie z innymi matrycami odbywa się poprzez piny na zewnątrz
Powyższa macierz miała 8192 elementów, z których każdy zawierał jeden bit. Aby zapisać słowo pamięci, dodano kilka podstawowych macierzy, po jednej dla każdego bitu w słowie. Przewody X i Y przeplatały się przez wszystkie główne matryce. Każda macierz miała oddzielną linię odczytu i oddzielną linię zakazu zapisu. Pamięć LVDC wykorzystywała stos 14 podstawowych macierzy (poniżej) przechowujących 13-bitową „sylabę” wraz z bitem parzystości.
Stos LVDC składa się z 14 głównych macierzy
Zapis do pamięci rdzenia magnetycznego wymagał dodatkowych przewodów, tzw. linii hamowania. Każda matryca miała jedną linię hamowania biegnącą przez wszystkie znajdujące się w niej rdzenie. Podczas procesu zapisu prąd przepływa przez linie X i Y, ponownie magnesując wybrane pierścienie (jeden na płaszczyznę) do stanu 1, zachowując wszystkie jedynki w słowie. Aby zapisać 1 na pozycji bitu, linia została zasilona połową prądu przeciwnego do linii X. W rezultacie rdzenie pozostały na poziomie 0. Zatem linia hamowania nie pozwoliła rdzeniowi przełączyć się na 0. Dowolne słowo można zapisać w pamięci, aktywując odpowiednie linie blokujące.
Moduł pamięci LVDC
Jak fizycznie zbudowany jest moduł pamięci LVDC? Pośrodku modułu pamięci znajduje się pokazany wcześniej stos 14 ferromagnetycznych macierzy pamięci. Jest otoczony kilkoma płytkami z obwodami do sterowania przewodami X i Y oraz liniami blokującymi, liniami odczytu bitów, wykrywaniem błędów i generowaniem niezbędnych sygnałów zegarowych.
Ogólnie rzecz biorąc, większość obwodów związanych z pamięcią znajduje się w logice komputera LVDC, a nie w samym module pamięci. W szczególności logika komputerowa zawiera rejestry do przechowywania adresów i słów danych oraz konwersji między szeregowym a równoległym. Zawiera również obwody do odczytu z odczytanych linii bitowych, sprawdzania błędów i taktowania.
Moduł pamięci przedstawiający kluczowe elementy. MIB (Multilayer Interconnection Board) to 12-warstwowa płytka drukowana
Płyta sterownika pamięci Y
Słowo w pamięci rdzenia jest wybierane przez przepuszczenie odpowiednich linii X i Y przez stos płyty głównej. Zacznijmy od opisania obwodu sterownika Y i sposobu, w jaki generuje on sygnał przez jedną z 64 linii Y. Zamiast 64 oddzielnych obwodów sterowników, moduł zmniejsza liczbę obwodów poprzez zastosowanie 8 sterowników „wysokich” i 8 „niskich”. Są one okablowane w konfiguracji „matrycowej”, więc każda kombinacja wysokich i niskich przetworników wybiera inne rzędy. W ten sposób 8 „wysokich” i 8 „niskich” sterowników wybiera jedną z 64 (8 × 8) linii Y.
Płytka sterownika Y (przód) steruje liniami wyboru Y w stosie tablic
Na poniższym zdjęciu widać część modułów ULD (kolor biały) oraz parę tranzystorów (kolor złoty), które sterują liniami wyboru Y. Moduł „EI” jest sercem sterownika: dostarcza impuls stałego napięcia (E ) lub przepuszcza stały impuls prądu (I) przez linię wyboru. Wybór linii jest kontrolowany przez aktywację modułu EI w trybie napięciowym na jednym końcu linii i modułu EI w trybie prądowym na drugim końcu. Rezultatem jest impuls o odpowiednim napięciu i natężeniu, wystarczający do ponownego namagnesowania rdzenia. Odwrócenie go wymaga dużego rozpędu; impuls napięcia jest ustalony na 17 woltów, a prąd waha się od 180 mA do 260 mA w zależności od temperatury.
Zdjęcie makro płytki sterownika Y przedstawiające sześć modułów ULD i sześć par tranzystorów. Każdy moduł ULD jest oznaczony numerem części IBM, typem modułu (na przykład „EI”) oraz kodem, którego znaczenie jest nieznane
Płytka jest również wyposażona w moduły monitora błędów (ED), które wykrywają, kiedy jednocześnie aktywowana jest więcej niż jedna linia wyboru Y. Moduł ED wykorzystuje proste rozwiązanie półanalogowe: sumuje napięcia wejściowe za pomocą sieci rezystorów. Jeśli wynikowe napięcie jest powyżej progu, klucz jest wyzwalany.
Pod płytką sterownika znajduje się układ diod zawierający 256 diod i 64 rezystory. Ta matryca przetwarza 8 górnych i 8 dolnych par sygnałów z płyty sterownika na 64 połączenia typu Y, które biegną przez główny stos płytek. Elastyczne kable na górze i na dole płytki łączą płytkę z układem diod. Dwa elastyczne kable po lewej stronie (niewidoczne na zdjęciu) i dwie szyny po prawej stronie (jedna widoczna) łączą matrycę diodową z układem rdzeni. Elastyczny kabel widoczny po lewej stronie łączy płytkę Y z resztą komputera za pośrednictwem płyty we/wy, podczas gdy mały elastyczny kabel w prawym dolnym rogu łączy się z płytą generatora zegara.
Płyta sterownika pamięci X
Układ sterowania liniami X jest taki sam jak w schemacie Y, z wyjątkiem 128 linii X i 64 linii Y. Ponieważ jest dwa razy więcej przewodów X, pod modułem znajduje się druga płyta sterownicza X. Chociaż płytki X i Y mają te same komponenty, okablowanie jest inne.
Ta plansza i ta pod nią kontrolują X wybranych rzędów w stosie plansz podstawowych
Zdjęcie poniżej pokazuje, że niektóre elementy na płytce zostały uszkodzone. Jeden z tranzystorów jest przesunięty, moduł ULD pęknięty na pół, a drugi ułamany. Okablowanie jest widoczne na uszkodzonym module wraz z jednym z maleńkich kryształków krzemu (po prawej). Na tym zdjęciu widać również ślady pionowych i poziomych ścieżek przewodzących na 12-warstwowej płytce drukowanej.
Zbliżenie na uszkodzoną część płytki
Poniżej płyt sterowników X znajduje się matryca diod X zawierająca 288 diod i 128 rezystorów. Tablica X-diode wykorzystuje inną topologię niż płytka z diodami Y, aby uniknąć podwojenia liczby komponentów. Podobnie jak płytka z diodami Y, ta płytka zawiera elementy zamontowane pionowo między dwiema płytkami obwodów drukowanych. Ta metoda nazywa się „cordwood” i pozwala na ciasne upakowanie komponentów.
Zdjęcie makro układu diod X, przedstawiające pionowo zamontowane diody kordowe między 2 płytkami obwodów drukowanych. Dwie płytki sterowników X znajdują się nad płytką z diodami, oddzielone od nich pianką poliuretanową. Należy pamiętać, że płytki drukowane są bardzo blisko siebie.
Wzmacniacze pamięci
Zdjęcie poniżej pokazuje płytkę wzmacniacza odczytowego. Posiada 7 kanałów do odczytu 7 bitów ze stosu pamięci; identyczna płytka poniżej obsługuje 7 bitów więcej, co daje w sumie 14 bitów. Zadaniem wzmacniacza sensownego jest wykrycie małego sygnału (20 miliwoltów) generowanego przez rdzeń z możliwością ponownego namagnesowania i przekształcenie go w wyjście 1-bitowe. Każdy kanał składa się ze wzmacniacza różnicowego i bufora, a następnie transformatora różnicowego i zacisku wyjściowego. Po lewej stronie 28-żyłowy giętki kabel łączy się ze stosem pamięci, prowadząc dwa końce każdego przewodu czujnikowego do obwodu wzmacniacza, zaczynając od modułu MSA-1 (wzmacniacz wykrywania pamięci). Poszczególne elementy to rezystory (brązowe cylindry), kondensatory (czerwone), transformatory (czarne) i tranzystory (złote). Bity danych wychodzą z płytek wzmacniacza czujników za pomocą elastycznego kabla po prawej stronie.
Odczyt płytki wzmacniacza na górze modułu pamięci. Ta płytka wzmacnia sygnały z przewodów czujnikowych w celu utworzenia bitów wyjściowych
Sterownik linii zakazu zapisu
Sterowniki wstrzymujące służą do zapisywania w pamięci i znajdują się na spodzie modułu głównego. Istnieje 14 linii hamujących, po jednej dla każdej macierzy na stosie. Aby zapisać bit 0, odpowiedni sterownik blokady jest aktywowany, a prąd płynący przez linię blokującą zapobiega przełączeniu rdzenia na 1. Każda linia jest sterowana przez moduł ID-1 i ID-2 (sterownik linii blokującej zapis) i parę tranzystorów. Precyzyjne rezystory 20,8 omów na górze i na dole płytki regulują prąd blokujący. 14-żyłowy elastyczny kabel po prawej stronie łączy sterowniki z 14 przewodami hamującymi w stosie płyt głównych.
Płytka blokująca na spodzie modułu pamięci. Ta płytka generuje 14 sygnałów blokujących używanych podczas nagrywania
Pamięć sterownika zegara
Sterownik zegara to para płytek generujących sygnały zegara dla modułu pamięci. Gdy komputer rozpoczyna operację pamięci, różne sygnały zegarowe używane przez moduł pamięci są generowane asynchronicznie przez sterownik zegara modułu. Płytki napędu zegara znajdują się na spodzie modułu, między stosem a płytką blokującą, więc płytki są słabo widoczne.
Płyty sterowników zegara znajdują się pod głównym stosem pamięci, ale nad płytą blokującą
Elementy niebieskiej płytki na powyższym zdjęciu to potencjometry wieloobrotowe, przypuszczalnie do regulacji czasu lub napięcia. Na płytkach widoczne są również rezystory i kondensatory. Schemat przedstawia kilka modułów MCD (Memory Clock Driver), ale na płytkach nie widać żadnych modułów. Trudno powiedzieć, czy jest to spowodowane ograniczoną widocznością, zmianą obwodu, czy obecnością innej płytki z tymi modułami.
Panel we/wy pamięci
Ostatnia płyta modułu pamięci to płyta we/wy, która rozdziela sygnały między płytami modułów pamięci a resztą komputera LVDC. Zielone 98-stykowe złącze na dole łączy się z obudową pamięci LVDC, dostarczając sygnały i zasilanie z komputera. Większość plastikowych złączy jest pęknięta, przez co styki są widoczne. Tablica rozdzielcza jest podłączona do tego złącza za pomocą dwóch 49-pinowych elastycznych kabli na dole (widoczny jest tylko przedni kabel). Inne kable elastyczne rozprowadzają sygnały do płyty sterownika X (po lewej), płyty sterownika Y (po prawej), płytki wzmacniacza wykrywania (u góry) i płytki blokującej (u dołu). 20 kondensatorów na płycie filtruje zasilanie dostarczane do modułu pamięci.
Płyta we/wy między modułem pamięci a resztą komputera. Zielone złącze na dole łączy się z komputerem, a sygnały te są kierowane płaskimi kablami do innych części modułu pamięci
Wniosek
Główny moduł pamięci LVDC zapewniał kompaktową, niezawodną pamięć masową. W dolnej części komputera można było umieścić do 8 modułów pamięci. Pozwoliło to komputerowi przechowywać 32 26-bitowe słowa lub 16 kilosłów w redundantnym, wysoce niezawodnym trybie „dupleksowym”.
Jedną z interesujących cech LVDC było to, że moduły pamięci mogły być dublowane w celu zapewnienia niezawodności. W trybie „dupleksowym” każde słowo było przechowywane w dwóch modułach pamięci. Jeśli w jednym module wystąpił błąd, poprawne słowo można było uzyskać z innego modułu. Chociaż zapewniało to niezawodność, zmniejszało zużycie pamięci o połowę. Alternatywnie, moduły pamięci mogą być używane w trybie „simplex”, w którym każde słowo jest przechowywane raz.
LVDC mieściło do ośmiu modułów pamięci procesora
Moduł pamięci z rdzeniem magnetycznym zapewnia wizualną reprezentację czasu, w którym pamięć 8 KB wymagała modułu o wadze 5 funtów (2,3 kg). Jednak ta pamięć była bardzo doskonała jak na swoje czasy. Takie urządzenia wyszły z użycia w latach 1970. XX wieku wraz z pojawieniem się półprzewodnikowych pamięci DRAM.
Zawartość pamięci RAM jest zachowywana po wyłączeniu zasilania, więc jest prawdopodobne, że moduł nadal przechowuje oprogramowanie z ostatniego użycia komputera. Tak, tak, tam można znaleźć coś ciekawego nawet kilkadziesiąt lat później. Interesująca byłaby próba odzyskania tych danych, ale uszkodzony obwód stwarza problem, więc prawdopodobnie nie będzie można odzyskać zawartości z modułu pamięci przez kolejną dekadę.
Co jeszcze można przeczytać na blogu?
→
→
→
→
→
Zapisz się do naszego -kanał, aby nie przegapić kolejnego artykułu! Piszemy nie częściej niż dwa razy w tygodniu i tylko w interesach. Przypominamy również, że Cloud4Y może zapewnić bezpieczny i niezawodny zdalny dostęp do aplikacji biznesowych i informacji niezbędnych do zachowania ciągłości biznesowej. Praca zdalna to dodatkowa bariera w rozprzestrzenianiu się koronawirusa. Szczegóły u naszych managerów.
Źródło: www.habr.com