Komputer pracujący w rakiecie nośnej (Launch Vehicle Digital Computer, LVDC) odegrał kluczową rolę w programie kosmicznym „Apollo”, zarządzając rakietą Saturn V. Podobnie jak większość komputerów tamtych czasów, zapis danych odbywał się w małych magnetycznych rdzeniach. W tym artykule Cloud4Y opisuje moduł pamięci LVDC z luksusowej Steve'a Jurvetsona.
Moduł pamięci został udoskonalony w połowie lat 60-tych XX wieku. Do jego budowy wykorzystano komponenty do montażu powierzchniowego, hybrydowe moduły oraz elastyczne połączenia, co sprawiło, że był on znacznie mniejszy i lżejszy niż tradycyjna pamięć komputerów tamtych czasów. Niemniej jednak, moduł pamięci mógł przechowywać tylko 4096 słów po 26 bitów.
Moduł pamięci na rdzeniach magnetycznych. Moduł ten przechowuje 4K słów z danymi o długości 26 bitów oraz 2 bity parzystości. Z czterema modułami pamięci, które dają ogólną pojemność 16 384 słów, waży on 2,3 kg i ma wymiary 14 cm × 14 cm × 16 cm.
Lot na Księżyc rozpoczął się 25 maja 1961 roku, kiedy prezydent Kennedy ogłosił, że Ameryka wyśle człowieka na Księżyc do końca dekady. Do tego celu wykorzystano trzystopniową rakietę Saturn V, najpotężniejszą rakietę, jaką kiedykolwiek stworzono. Saturn V był zarządzany i kontrolowany przez komputer (o którym jest) trzeciego stopnia rakiety nośnej, począwszy od startu na orbitę Ziemi, a następnie w trakcie lotu w kierunku Księżyca. (Statek „Apollo” w tym czasie odłączał się od rakiety „Saturn V”, a zadanie LVDC zostało zakończone).
LVDC jest zamontowany w ramie nośnej. Okrągłe złącza są widoczne na przedniej stronie komputera. Wykorzystano 8 elektrycznych złączy oraz dwa złącza do chłodzenia cieczy.
LVDC był tylko jednym z kilku komputerów na pokładzie „Apollo”. LVDC łączył się z systemem kontroli lotu, 45-kilogramowym komputerem analogowym. Pokładowy komputer nawigacyjny „Apollo” (Apollo Guidance Computer, AGC) kierował statkiem kosmicznym w stronę powierzchni Księżyca. Moduł dowodzenia miał jeden AGC, podczas gdy moduł księżycowy zawierał drugi AGC wraz z systemem nawigacji Abort i zapasowym komputerem awaryjnym.
Na pokładzie Apollo znajdowało się kilka komputerów
Urządzenia Unit Logic (ULD)
LVDC zostało stworzone przy użyciu interesującej technologii hybrydowej zwanej ULD, unit load device. Chociaż zewnętrznie przypominały układy scalone, moduły ULD zawierały kilka komponentów. Wykorzystano w nich proste kryształy krzemowe, z których każdy miał tylko jeden tranzystor lub dwa diody. Te matryce razem z drukowanymi rezystorami cienkowarstwowymi były zamontowane na ceramicznej płytce w celu zrealizowania schematów podobnych do bramki logicznej. Te moduły były wariantem modułów SLT (), opracowanych dla komputerów IBM popularnej serii S/360. IBM rozpoczęła rozwój modułów SLT w 1961 roku, zanim układy scalone stały się komercyjnie opłacalne, a do 1966 roku IBM produkowała ponad 100 milionów modułów SLT rocznie.
Moduły ULD były znacznie mniejsze od modułów SLT, co widać na zdjęciu poniżej, co czyni je bardziej odpowiednimi dla kompaktowego komputera kosmicznego. Moduły ULD używały ceramicznych płyt osłonowych zamiast metalowych pinów w SLT i miały metalowe kontakty na górnej powierzchni zamiast pinów. Złącza na płytce utrzymywały moduł ULD na miejscu i łączyły się z tymi kontaktami.
Dlaczego IBM używało modułów SLT zamiast układów scalonych? Głównym powodem było to, że układy scalone były jeszcze w początkowej fazie, wynaleziono je w 1959 roku. W 1963 roku moduły SLT miały przewagi w kosztach i wydajności w porównaniu z układami scalonymi. Niemniej jednak moduły SLT często były postrzegane jako przestarzałe w porównaniu do układów scalonych. Jedną z przewag modułów SLT nad układami scalonymi było to, że rezystory w SLT były znacznie dokładniejsze niż w układach scalonych. Podczas produkcji rezystory cienkowarstwowe w modułach SLT były starannie piaskowane w celu usunięcia rezystancyjnej powłoki aż do uzyskania pożądanego oporu. Moduły SLT były również tańsze niż odpowiedniki układów scalonych w latach 60.
LVDC i związane z nim urządzenia korzystały z ponad 50 różnych typów ULD.
Moduły SLT (po lewej) są znacznie większe od modułów ULD (po prawej). Rozmiar ULD wynosi 7,6 mm × 8 mm
Na zdjęciu poniżej przedstawione są wewnętrzne komponenty modułu ULD. Po lewej stronie na ceramicznej płycie widać przewodniki połączone z czterema maleńkimi kwadratowymi kryształami krzemowymi. Wygląda to jak płytka drukowana, ale pamiętaj, że jest znacznie mniejsza niż paznokieć. Czarne prostokąty po prawej stronie to grubowarstwowe rezystory, wydrukowane na dolnej stronie płyty.
ULD, widok z góry i z dołu. Widać kryształy krzemu i rezystory. Podczas gdy w modułach SLT rezystory znajdowały się na górnej powierzchni, w modułach ULD znajdowały się na dole, co zwiększało gęstość oraz koszty.
Na fotografii poniżej widać kryształ krzemowy z modułu ULD, który realizował dwa diody. Wymiary są niezwykle małe, dla porównania obok znajdują się kryształki cukru. Kryształ miał trzy zewnętrzne połączenia przez miedziane kulki, przylutowane do trzech okręgów. Dwa dolne okręgi (anody dwóch diod) były domieszkowane (ciemniejsze obszary), podczas gdy górny prawy okrąg był katodą, połączoną z podstawą.
Zdjęcie dwóch diodowego kryształu krzemowego obok kryształków cukru.
Jak działa pamięć na rdzeniach magnetycznych.
Pamięć na rdzeniach magnetycznych była podstawową formą przechowywania danych w komputerach od lat 50. XX wieku, aż do lat 70., kiedy została zastąpiona półprzewodnikowymi urządzeniami pamięciowymi. Pamięć ta była zbudowana z malutkich pierścieni ferrytowych, zwanych rdzeniami. Pierścienie ferrytowe układano w prostokątną matrycę, a przez każdy pierścień przechodziło od dwóch do czterech przewodów do odczytu i zapisu informacji. Pierścienie te przechowywały jeden bit informacji. Rdzeń był namagnesowany impulsem prądu przez przewody przechodzące przez pierścień ferrytowy. Kierunek namagnesowania jednego rdzenia można było zmienić, wysyłając impuls w przeciwnym kierunku.
Aby odczytać wartość rdzenia, impuls prądu przestawiał pierścień w stan 0. Jeśli wcześniej rdzeń znajdował się w stanie 1, zmieniające się pole magnetyczne wytwarzało napięcie w jednym z przewodów przechodzących przez rdzenie. Jednak jeśli rdzeń już był w stanie 0, pole magnetyczne by się nie zmieniło, a w przewodzie odczytującym napięcie by się nie podniosło. W ten sposób wartość bitu w rdzeniu była odczytywana poprzez zresetowanie go do zera i sprawdzenie napięcia na przewodzie odczytującym. Ważną cechą pamięci na rdzeniach magnetycznych było to, że proces odczytu rdzenia ferrytowego niszczył jego wartość, więc rdzeń musiał być "przepisywany".
Używanie oddzielnego przewodu do zmiany namagnesowania każdego rdzenia było niewygodne, ale w latach 50. opracowano pamięć ferrytową działającą na zasadzie porównania prądów. Schemat z czterema przewodami — X, Y, odczyt, zaporowy — stał się powszechny. Technologia wykorzystywała szczególną cechę rdzeni, nazywaną histerezy: mały prąd nie wpływał na pamięć ferrytową, ale prąd powyżej wartości progowej namagnesowywałby rdzeń. Przy zasilaniu z połową wymaganego prądu na jednej linii X i jednej linii Y tylko rdzeń, w którym przecinają się obie linie, otrzymywałby wystarczający prąd do przemagnesowania, podczas gdy inne rdzenie pozostawałyby nietknięte.
Tak wyglądała pamięć IBM 360 Model 50. LVDC i model 50 używały rdzeni jednego typu, znanych jako 19-32, ponieważ ich wewnętrzna średnica wynosiła 19 mil (0,4826 mm), a zewnętrzna średnica wynosiła 32 mil (0,8 mm). Na tym zdjęciu widać, że przez każdy rdzeń przechodzą trzy przewody, ale LVDC używał czterech przewodów.
Na poniższym zdjęciu znajduje się prostokątna macierz pamięci LVDC. Ta macierz ma 128 przewodów X biegnących pionowo i 64 przewody Y biegnących poziomo, z rdzeniem na każdym przecięciu. Jedyny przewód odczytujący przechodzi przez wszystkie żyły równolegle do przewodów Y. Przewód zapisu i przewód zaporowy przechodzą przez wszystkie żyły równolegle do przewodów X. Przewody krzyżują się w środku macierzy; to zmniejsza indukowany szum, ponieważ szum z jednej połowy neutralizuje szum z drugiej połowy.
Jedna matryca pamięci ferrytowej LVDC zawiera 8192 bity. Połączenie z innymi matrycami odbywa się za pomocą bolców na zewnętrznej krawędzi.
Opisane powyżej matryca miała 8192 elementy, z których każdy przechowywał jeden bit. Aby zapisać słowo pamięci, kilka podstawowych matryc łączono razem, po jednej dla każdego bitu w słowie. Przewody X i Y przechodziły wężykiem przez wszystkie podstawowe matryce. Każda matryca miała oddzielną linię do odczytu i oddzielną linię zakazu zapisu. Pamięć LVDC używała stosu z 14 podstawowych matryc, przechowujących 13-bitowy „slogan” wraz z bitem parzystości.
Stos LVDC składa się z 14 podstawowych matryc.
Zapisywanie danych w pamięci na rdzeniach magnetycznych wymagało dodatkowych przewodów, tzw. linii zakazu. Każda matryca miała jedną linię zakazu, przechodzącą przez wszystkie rdzenie. W trakcie zapisu prąd przepływał przez linie X i Y, zmieniając namagnesowanie wybranych rdzeni (po jednym na płaszczyznę) w stan 1, przechowując wszystkie 1 w słowie. Aby zapisać 0 w pozycji bitu, linia była zasilana połową prądu, przeciwną do linii X. W rezultacie rdzenie pozostawały w wartości 0. Tak więc linia zakazu uniemożliwiała rdzeniowi przełączenie na 1. Dowolne żądane słowo mogło być zapisane w pamięci przez aktywację odpowiednich linii zakazu.
Moduł pamięci LVDC.
Jak fizycznie skonstruowany jest moduł pamięci LVDC? W centrum modułu pamięci znajduje się stos 14 matryc pamięci ferromagnetycznej, pokazanych wcześniej. Otaczają go różne płytki z układem do zarządzania przewodami X i Y oraz liniami zakazu, linii odczytu bitów, detekcji błędów i generowania niezbędnych sygnałów zegarowych.
Ogólnie rzecz biorąc, większość układów związanych z pamięcią znajduje się w logice komputerowej LVDC, a nie w samym module pamięci. W szczególności logika komputera zawiera rejestry do przechowywania adresu i słowa danych oraz konwersji pomiędzy trybem szeregowym a równoległym. Zawiera także układ do odczytu z linii odczytu bitów, sprawdzania błędów i synchronizacji.
Moduł pamięci wskazujący kluczowe komponenty. MIB (Multilayer Interconnection Board) to 12-warstwowa płytka drukowana.
Płytka sterownika pamięci Y.
Słowo w pamięci na magnetycznych rdzeniach jest wybierane poprzez przechodzenie odpowiednich linii X i Y przez główny stos płyty. Zacznijmy od opisu schematu sterownika Y oraz tego, jak generuje on sygnał przez jedną z 64 linii Y. Zamiast 64 oddzielnych obwodów sterujących, moduł redukuje liczbę schematów, korzystając z 8 „wysokich” i 8 „niskich” sterowników. Są one podłączone w konfiguracji „matrycowej”, dzięki czemu każda kombinacja z wysokimi i niskimi sterownikami wybiera różne wiersze. W ten sposób 8 „wysokich” i 8 „niskich” sterowników wybiera jedną z 64 (8 × 8) linii Y.
Płyta sterownika Y (przód) zarządza liniami wyboru Y w stosie płyt.
Na poniższym zdjęciu widać niektóre z modułów ULD (białe) oraz pary tranzystorów (złote), które zarządzają liniami wyboru Y. Moduł „EI” jest sercem sterownika: przekazuje impuls stałego napięcia (E) lub przepuszcza impuls stałego prądu (I) przez linię wyboru. Linia wyboru jest zarządzana poprzez aktywację modułu EI w trybie napięciowym na jednym końcu linii oraz modułu EI w trybie prądowym na drugim końcu. Rezultatem jest impuls z odpowiednim napięciem i prądem, wystarczającym do przesterowania rdzenia. Wymagany jest duży impuls, aby go obrócić; impuls napięcia jest ustalony na 17 woltów, a prąd waha się od 180 mA do 260 mA w zależności od temperatury.
Makrofotografia płyty sterownika Y, pokazująca sześć modułów ULD i sześć par tranzystorów. Każdy moduł ULD jest oznaczony numerem części IBM, typem modułu (np. „EI”) oraz kodem, którego znaczenie nie zostało ustalone.
Płyta jest również wyposażona w moduły śledzenia błędów (ED), które wykrywają, gdy więcej niż jedna linia wyboru Y jest aktywna jednocześnie. Moduł ED wykorzystuje proste półanologowe rozwiązanie: sumuje napięcia wejściowe, korzystając z sieci rezystorów. Jeśli wynikowe napięcie przekracza próg, włączany jest klucz.
Pod płytą sterownika znajduje się matryca diodowa zawierająca 256 diod i 64 rezystory. Matryca ta konwertuje 8 górnych i 8 dolnych par sygnałów z płyt sterowników na połączenia z 64 liniami Y, które przebiegają przez główną stos płyt. Elastyczne kable z góry i z dołu płyty łączą ją z matrycą diodową. Dwa elastyczne kable po lewej (niewidoczne na zdjęciu) i dwie szyny po prawej (jedna widoczna) łączą matrycę diodową z zestawem rdzeni. Elastyczny kabel widoczny po lewej łączy płytę Y z resztą komputera przez płytę wejścia/wyjścia, a mały elastyczny kabel w prawym dolnym rogu łączy się z płytą generatora taktowania.
Płyta sterownika pamięci X
Schemat do zarządzania liniami X jest podobny do schematu Y, z wyjątkiem tego, że jest 128 linii X i 64 linii Y. Ponieważ przewodów X jest dwa razy więcej, moduł posiada drugą płytę sterowników X umieszczoną poniżej. Choć płyty X i Y mają identyczne komponenty, ich układ jest inny.
Ta płyta i podobna poniżej zarządzają wybranymi liniami X w stosie płyt z rdzeniami.
Na poniższym zdjęciu widać, że na płycie uszkodzone są niektóre komponenty. Jeden z tranzystorów jest przesunięty, moduł ULD jest złamany na pół, a inny odłamany. Układ jest widoczny przy złamanym module, a także widać jeden z maleńkich kryształów krzemu (po prawej). Na tym zdjęciu można również dostrzec ślady pionowych i poziomych ścieżek przewodzących na 12-warstwowej płycie drukowanej.
Zbliżenie uszkodzonego obszaru płyty
Pod płytami sterowników X znajduje się matryca diod X, zawierająca 288 diod i 128 rezystorów. Matryca diod X wykorzystuje topologię różniącą się od płyty diod Y, aby uniknąć podwajania liczby komponentów. Tak jak w przypadku płyty diod Y, ta płyta zawiera komponenty umieszczone pionowo pomiędzy dwiema płytami drukowanymi. Metoda ta nazywana jest 'cordwood' i pozwala na ciasne upakowanie komponentów.
Makrofotografia matrycy diody X pokazuje pionowo umieszczone diody według metody cordwood pomiędzy 2 płytami drukowanymi. Dwie płyty sterowników X znajdują się nad płytą diodową, oddzielone od niej pianką poliuretanową. Zauważ, że płyty drukowane są bardzo blisko siebie.
Wzmacniacze pamięci
Na poniższej zdjęciu pokazany jest układ wzmacniacza odczytu. Posiada 7 kanałów do odczytu 7 bitów ze stosu pamięci; identyczny układ poniżej przetwarza dodatkowe 7 bitów, w sumie 14 bitów. Zadaniem wzmacniacza odczytu jest wykrywanie słabego sygnału (20 milivoltów), generowanego przez namagnesowany rdzeń, i przekształcanie go w 1-bitowy wyjście. Każdy kanał składa się z wzmacniacza różnicowego i bufora, po czym następuje transformator różnicowy i blokada wyjściowa. Po lewej stronie 28-żyłowy elastyczny kabel łączy się ze stosmem pamięci, prowadząc oba końce każdego przewodu odczytowego do układu wzmacniacza, zaczynając od modułu MSA-1 (wzmacniacz odczytu pamięci). Oddzielnymi komponentami są rezystory (brązowe cylindry), kondensatory (czerwone), transformatory (czarne) i tranzystory (złote). Bity danych wychodzą z płyt wzmacniacza odczytu przez elastyczny kabel po prawej stronie.
Płytka wzmacniacza odczytu na górze modułu pamięci. Ta płytka wzmacnia sygnały z przewodów czujnikowych w celu wygenerowania bitów wyjściowych.
Sterownik linii blokady zapisu
Sterowniki blokady używane są do pisania w pamięci i znajdują się na dolnej stronie głównego modułu. Jest 14 linii blokady, po jednej dla każdej macierzy w stosie. Aby zapisać 0 bit, odpowiedni sterownik blokady jest aktywowany, a prąd przez linię blokady uniemożliwia przełączenie rdzenia na 1. Każdą linię prowadzą moduły ID-1 i ID-2 (sterownik linii blokady zapisu) oraz para tranzystorów. Precyzyjne rezystory 20,8 Ω na górze i dole płytki regulują prąd blokady. 14-żyłowy elastyczny kabel po prawej stronie łączy sterowniki z 14 przewodami blokującymi w stosie płytek z rdzeniami.
Płytka blokady na dolnej stronie modułu pamięci. Ta płytka generuje 14 sygnałów blokujących, używanych podczas zapisu.
Pamięć sterownika zegara
Sterownik zegara to para płytek, które generują sygnały synchronizacji dla modułu pamięci. Gdy komputer rozpoczyna operację z pamięcią, różne sygnały synchronizujące, używane przez moduł pamięci, są generowane asynchronicznie przez sterownik zegara modułu. Płytki sterownika zegara znajdują się na dolnej stronie modułu, między stosem a płytką blokady, dlatego są słabo widoczne.
Płyty sterownika taktowania znajdują się poniżej głównej płyty pamięci, ale nad płytą blokującą.
Niebieskie komponenty płyty na zdjęciu u góry to potencjometry wieloobrotowe, przypuszczalnie do regulacji czasów lub napięcia. Rezystory i kondensatory są również widoczne na płytach. Schemat pokazuje kilka modułów MCD (Memory Clock Driver), ale nie widać żadnych modułów na płytach. Trudno powiedzieć, czy to wynika z ograniczonej widoczności, zmiany schematu, czy też obecności innej płyty z tymi modułami.
Panel wejścia/wyjścia pamięci.
Ostatnią płytą modułu pamięci jest panel wejścia/wyjścia, który rozprowadza sygnały między płytami modułu pamięci a resztą komputera LVDC. Zielony 98-stykowy złącze na dole łączy się z szafą pamięci LVDC, dostarczając sygnały i zasilanie z komputera. Większość plastikowych połączeń jest uszkodzona, przez co widoczne są styki. Płyta rozdzielcza łączy się z tym złączem dwiema 49-stykowymi elastycznymi taśmami u dołu (widoczna tylko przednia taśma). Inne elastyczne kable rozprowadzają sygnały do płyty X-sterownika (po lewej), płyty Y-sterownika (po prawej), płyty wzmacniacza odczytu (u góry) i płyty blokady (u dołu). 20 kondensatorów na płycie filtruje zasilanie dostarczane do modułu pamięci.
Płyta wejścia/wyjścia między modułem pamięci a resztą komputera. Zielone złącze na dole łączy się z komputerem, a te sygnały są kierowane przez płaskie kable do innych części modułu pamięci.
Wnioski
Główny moduł pamięci LVDC zapewniał kompaktowe, niezawodne przechowywanie. W dolnej części komputera można było zmieścić do 8 modułów pamięci. Pozwoliło to komputerowi na przechowywanie 32. 26-bitowych słów lub 16 kilowordów w nadmiarowym, wysoko niezawodnym trybie „dupleksowym”.
Jedną interesującą cechą LVDC było to, że moduły pamięci można lustrzanie odbijać w celu zapewnienia niezawodności. W trybie „dupleksowym” każde słowo było przechowywane w dwóch modułach pamięci. Jeśli w jednym module wystąpił błąd, poprawne słowo mogło być uzyskane z drugiego modułu. Choć to zapewniało niezawodność, zmniejszało dostępność pamięci o połowę. Alternatywnie moduły pamięci mogą być używane w trybie „simpelksowym”, w którym każde słowo jest przechowywane raz.
LVDC pomieścił do ośmiu modułów pamięci procesora.
Moduł pamięci na rdzeniach magnetycznych pozwala uzyskać wizualizację czasu, kiedy do przechowywania 8 KB potrzebny był 5-funtowy (2,3 kg) moduł. Niemniej jednak, ta pamięć była dość zaawansowana jak na swoje czasy. Takie urządzenia przestały być używane w latach 70. XX wieku wraz z pojawieniem się półprzewodnikowej pamięci DRAM.
Zawartość pamięci RAM jest zachowywana po odłączeniu zasilania, dlatego istnieje duże prawdopodobieństwo, że moduł wciąż przechowuje oprogramowanie od momentu ostatniego użycia komputera. Tak, można tam znaleźć coś interesującego nawet po dziesięcioleciach. Byłoby ciekawie spróbować odzyskać te dane, ale uszkodzona płytka stwarza problem, więc prawdopodobnie nie uda się wydobyć zawartości z modułu pamięci przez jeszcze wiele lat.
Co jeszcze ciekawego można przeczytać na blogu
→
→
→
→
→
Subskrybuj nasz - kanał, aby nie przegapić kolejnego artykułu! Piszemu nie częściej niż dwa razy w tygodniu i tylko w istotnych sprawach. Przypominamy również, że Cloud4Y może zapewnić bezpieczny i niezawodny zdalny dostęp do aplikacji biznesowych i informacji niezbędnych do zapewnienia ciągłości usług. Praca zdalna to dodatkowa bariera na drodze do rozprzestrzeniania się koronawirusa. Szczegóły uzyskasz u naszych menedżerów.
Źródło: habr.com
