Projekt Libre-SOC, rozwijający otwarty chip z realizacją hybrydowej architektury w stylu CDC 6600, w której dla zmniejszenia rozmiaru i złożoności chipa instrukcje CPU, VPU i GPU nie są rozdzielone i proponowane w jednym ISA, osiągnął etap przekazania do produkcji pierwszego testowego egzemplarza. Początkowo projekt rozwijał się pod nazwą Libre RISC-V, ale został przemianowany na Libre-SOC po decyzji o zastąpieniu RISC-V architekturą zestawu instrukcji (ISA) OpenPOWER 3.0.
Projekt ma na celu stworzenie pełnoprawnego, całkowicie otwartego i nie wymagającego opłat licencyjnych systemu na chipie (SoC), który można będzie wykorzystać w komputerach jednopłytowych, netbookach i różnych przenośnych urządzeniach. Oprócz standardowych instrukcji CPU i rejestrów ogólnego przeznaczenia, Libre-SOC oferuje w jednym bloku funkcjonalnym procesora możliwości wykonywania operacji wektorowych i specjalistycznych obliczeń, typowych dla VPU i GPU. Chip wykorzystuje architekturę zestawu instrukcji OpenPOWER, rozszerzenie Simple-V z instrukcjami do wektoryzacji i przetwarzania równoległego danych oraz specjalistyczne instrukcje do konwersji do ARGB i wykonywania typowych operacji 3D.
Instrukcje GPU skoncentrowane są na użyciu z graficznym API Vulkan, a VPU na przyspieszeniu konwersji YUV-RGB i dekodowania formatów MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis i Opus. Dla Mesa rozwijany jest wolny sterownik, który wykorzystuje możliwości Libre-SOC do zapewnienia sprzętowo przyspieszonej programowej implementacji graficznego API Vulkan. Na przykład, shadery Vulkan mogą być translacja przy użyciu silnika JIT do wykonania z wykorzystaniem dostępnych w Libre-SOC specjalistycznych instrukcji.
W następnym testowym prototypie planuje się realizację rozszerzenia SVP64 (Variable-length Vectorisation), co pozwoli na użycie Libre-SOC jako procesora wektorowego (oprócz 32 64-bitowych rejestrów ogólnego przeznaczenia, udostępnionych zostanie 128 rejestrów dla obliczeń wektorowych). Pierwszy prototyp obejmuje tylko jeden rdzeń działający z częstotliwością 300 MHz, ale w ciągu dwóch lat planowane jest wydanie wersji czterordzeniowej, a następnie ośmio rdzeniowej, a w dłuższej perspektywie 64-rdzeniowej.
Pierwsza partia chipu zostanie wyprodukowana przez firmę TSMC z wykorzystaniem procesu technologicznego 180nm. Wszystkie osiągnięcia projektu są udostępniane na wolnych licencjach, w tym dostępne są pliki w formacie GDS-II z opisem pełnej topologii chipu, wystarczającej do rozpoczęcia własnej produkcji. Libre-SOC stanie się pierwszym w pełni niezależnym chipem opartym na architekturze Power, wyprodukowanym nie przez firmę IBM. W trakcie opracowywania użyto języka opisu sprzętu nMigen (HDL oparty na Pythonie, bez użycia VHDL i Verilog), bibliotek standardowych komórek FlexLib z projektu Chips4Makers oraz wolnego narzędzia VLSI Coriolis2 do konwersji z HDL do GDS-II.
Opracowanie Libre-SOC zostało sfinansowane przez fundację NLnet Foundation, która przyznała 400 tysięcy euro na stworzenie w pełni otwartego chipu w ramach programu tworzenia weryfikowalnych i godnych zaufania fundamentów rozwiązań technicznych. Chip ma rozmiar 5.5×5.9 mm i zawiera 130 tysięcy logicznych bramek. W skład wchodzą cztery moduły SRAM po 4KB oraz blok fazowej autoadaptacji częstotliwości (PLL) 300 MHz.
Źródło: opennet.ru
