W obliczu zbliżającej się granicy w produkcji chipów, jaką staje się niemożność dalszego zmniejszania skali procesów technologicznych, na pierwszy plan wysuwa się wielokristalna obudowa kryształów. Wydajność procesorów przyszłości będzie mierzona złożonością, a właściwie kompleksowością rozwiązań. Im więcej funkcji zostanie przypisanych małemu chipowi procesora, tym potężniejsza i efektywniejsza stanie się cała platforma. Sam procesor będzie platformą złożoną z wielu różnorodnych kryształów, połączonych wysokoprędkościową szyną, która nie będzie gorsza (pod względem prędkości i zużycia), niż gdyby był to jeden monolityczny kryształ. Innymi słowy, procesor stanie się zarówno płytą główną, jak i zestawem kart rozszerzeń, obejmującym pamięć, peryferia i inne elementy.
Firma Intel już zaprezentowała realizację dwóch autorskich technologii do przestrzennej obudowy różnorodnych kryształów w jednej obudowie. Są to technologie EMIB oraz . Pierwsza z nich to wbudowane w „montażową” podkładkę mostki-interfejsy do poziomej kompozycji kryształów, a druga to trójwymiarowa lub stosowa kompozycja kryształów z wykorzystaniem, w tym przypadków, pionowych kanałów metalizacji TSVs. Dzięki technologii EMIB firma produkuje FPGA generacji Stratix X oraz hybrydowe procesory Kaby Lake G, a technologia Foveros ma zostać wdrożona w produktach komercyjnych w drugiej połowie bieżącego roku. Na przykład, za jej pomocą będą produkowane procesory do laptopów Lakefield.
Oczywiście, Intel na tym się nie zatrzyma i będzie dalej aktywnie rozwijać technologie progresywnej obudowy kryształów. Konkurenci robią to samo. Zarówno , jak i Samsung opracowują technologie do przestrzennej kompozycji kryształów (chipletów) i zamierzają dalej ciągnąć kołdrę nowych możliwości na siebie.
Niedawno, na konferencji SEMICON West, firma Intel ponownie , że jej technologie wielokryształowego pakowania rozwijają się w dobrym tempie. Na wydarzeniu zaprezentowano trzy technologie, które zostaną zrealizowane w najbliższym czasie. Należy podkreślić, że żadna z tych trzech technologii nie stanie się standardem przemysłowym. Wszystkie opracowania Intel są chronione i będą udostępniane wyłącznie klientom do produkcji kontraktowej.
Pierwszą z trzech nowych technologii do przestrzennego pakowania chipletów jest Co-EMIB. To połączenie technologii niskokosztowych mostków interfejsowych EMIB z chipletami Foveros. Wielokryształowe konstrukcje stosu Foveros można łączyć poziomymi łączami EMIB w złożone systemy bez pogorszenia przepustowości i wydajności. W Intel twierdzą, że opóźnienia i przepustowość wszystkich wielowarstwowych interfejsów nie będą gorsze niż w jednolitym chipie. Faktycznie z powodu ekstremalnej gęstości rozmieszczenia różnorodnych chipów całkowita wydajność i efektywność energetyczna rozwiązania i interfejsów będą nawet wyższe niż w przypadku jednolitego rozwiązania.
Po raz pierwszy technologia Co-EMIB może być wdrożona do produkcji hybrydowych procesorów Intel dla superkomputera Aurora, który ma być dostarczony pod koniec 2021 roku (wspólny projekt Intel i Cray). Prototyp procesora został zaprezentowany na SEMICON West w postaci stosu składającego się z 18 małych chipów na jednym dużym chipie (Foveros), dwa z nich były połączone poziomo łączem EMIB.
Drugą z trzech nowych technologii przestrzennego pakowania chipów Intel nazywa się Omni-Directional Interconnect (ODI). Ta technologia to nic innego jak wykorzystanie interfejsów EMIB i Foveros do poziomego i pionowego elektrycznego połączenia chipów. Wydzielenie ODI jako osobnego punktu związane jest z tym, że firma zrealizowała zasilanie chipletów w stosie za pomocą pionowych połączeń TSV. To podejście pozwoli na efektywne rozprowadzenie zasilania. Przy tym opór dla 70-mikrometrowych kanałów TSV do zasilania znacznie zmniejszono, co ograniczy liczbę wymaganych do podłączenia kanałów zasilających i uwolni miejsce na chipie dla tranzystorów (na przykład).
W końcu trzecią technologią do pakowania przestrzennego Intel nazywa interfejs krystalno-krystalny MDIO. To szyna Advanced Interface Bus (AIB) w postaci poziomu fizycznego do międzykrystalnej wymiany sygnałów. Ścisłe mówiąc, to druga generacja szyny AIB, którą Intel opracowuje na zlecenie DARPA. Pierwsza generacja AIB została przedstawiona w 2017 roku z możliwością przesyłania danych z prędkością 2 Gb/s przez każdy kontakt. Szyna MDIO zapewni wymianę z prędkością 5,4 Gb/s. Ten link stanie się konkurencją dla szyny TSMC LIPINCON. Prędkość wymiany LIPINCON jest wyższa - 8 Gb/s, ale Intel MDIO ma wyższy wskaźnik gęstości GB/s na milimetr: 200 w porównaniu do 67, więc Intel twierdzi, że opracowanie nie jest gorsze niż konkurencji.
Źródło: 3dnews.ru
