Projekt VeriGPU ma na celu stworzenie otwartego GPU, rozwijanego w języku opisu i modelowania systemów elektronicznych Verilog. Początkowo projekt jest rozwijany z użyciem symulatora Verilog, ale po osiągnięciu dojrzałości będzie mógł być wykorzystany do produkcji rzeczywistych układów scalonych. Osiągnięcia projektu są dystrybuowane na licencji MIT.
VeriGPU jest pozycjonowany jako specjalistyczny procesor (ASIC), zoptymalizowany do przyspieszania obliczeń związanych z systemami uczenia maszynowego. Plany obejmują zapewnienie zgodności z ramami głębokiego uczenia maszynowego PyTorch oraz wdrożenie możliwości tworzenia aplikacji dla VeriGPU z wykorzystaniem interfejsu API HIP (Heterogeneous-Compute Interface). W przyszłości nie wyklucza się dodania wsparcia dla innych interfejsów API, takich jak SYCL i NVIDIA CUDA.
GPU rozwija się w oparciu o zestaw instrukcji RISC-V, jednak wewnętrzna architektura zestawu instrukcji GPU jest słabo kompatybilna z ISA RISC-V. W sytuacjach, gdy projektowanie GPU nie wpisuje się w koncepcję RISC-V, nie ma celu w zachowaniu zgodności z RISC-V. Rozwój skupia się na możliwościach niezbędnych dla systemów uczenia maszynowego, dlatego, aby zmniejszyć rozmiar i złożoność matrycy chipu, używany jest wyłącznie format obliczeń zmiennoprzecinkowych BF16, a dostępne są jedynie niezbędne operacje zmiennoprzecinkowe dla uczenia maszynowego, takie jak exp, log, tanh i sqrt.
Spośród dostępnych już komponentów wyróżnia się kontroler GPU, APU (Accelerated Processing Unit) do operacji całkowitych („+”, „-”, „/”, „*”), blok do operacji zmiennoprzecinkowych („+”, „*”) oraz blok zapewniający decyzje warunkowe. Do tworzenia aplikacji oferowany jest assembler oraz wsparcie dla kompilacji kodu w C++ na bazie LLVM. W planowanych funkcjonalnościach wyróżniają się równoległe wykonywanie instrukcji, pamięć podręczna danych i instrukcji oraz operacje SIMT (Single instruction multiple thread).
Źródło: opennet.ru
