Opublikowano wersję projektu CoreBoot 25.12, który opracowuje wolną alternatywę dla proprietarnych firmware'ów i BIOS. Kod projektu jest udostępniany na licencji GPLv2. Nowa wersja zawiera 680 zmian, przygotowanych przez 110 programistów.
Główne zmiany:
- Zrealizowano wsparcie dla płyt głównych:
- ASRock Z77 Extreme4
- ASUS PRIME H610I-PLUS D4
- Lenovo ThinkPad: T470s, T580
- Siemens MC EHL: MC EHL6
- Star Labs Starfighter: Arrow Lake (285H)
- Topton ADL: TWL (X2E_N150)
- 6 płyt stosowanych w różnych urządzeniach z Chrome OS lub na serwerach Google.
- Dodano wstępną obsługę SoC AMD Turin.
- W sterowniku SMMSTORE domyślny rozmiar magazynu zwiększono z 256 KB do 512 KB, co pozwala na więcej miejsca dla zmiennych UEFI oraz danych przechowywanych w chronionych przez SMM obszarach pamięci stałej. Wiele platform Coreboot przeszło na użycie SMM-magaż o rozmiarze 512 KB. Sterownik SMMSTORE wykorzystuje tryb SMM (System Management Mode) do zapisu, odczytu i czyszczenia obszarów w pamięci flash i może być używany w systemach operacyjnych lub elementach oprogramowania do organizowania stałego przechowywania ustawień.
- Dodano wsparcie dla frameworku konfiguracyjnego CFR (Coreboot Forms Representation), który oferuje zunifikowane API do zmiany ustawień firmware'u, na przykład dotyczących aktywacji iGPU, wyboru touchpada/ekranu dotykowego, zarządzania wentylatorami i innymi funkcjami sprzętowymi. Mechanizm CFR zrealizowano dla ponad 40 płyt głównych Google i pozwala na zmiany w zachowaniu firmware'u bez konieczności rekompilacji i ponownego załadunku. Framework integruje się z magazynem zmiennych UEFI i innymi backendami dla pamięci stałej.
- Znacząco rozszerzono wsparcie dla SoC Qualcomm X1P42100 i poprawiono możliwości debugowania dla tej platformy. Dodano możliwość ładowania obrazów ramdump oraz zastosowania APDP (Application Processor Debug Policy) podczas debugowania. Ulepszono działanie subsystemu wyświetlania MDSS (Mobile Display Subsystem), dodano wsparcie dla API Lucidole PLL oraz zapewniono prawidłowe rezerwowanie DRAM.
- Na platformach Intel poprawiono wsparcie dla kamer z interfejsem MIPI (Mobile Industry Processor Interface), stosowanych w wielu nowych modelach laptopów zamiast wcześniej używanego przesyłania wideo przez magistralę USB z urządzeń, które obsługują standard UVC (USB Video Class). MIPI umożliwia dostęp do sensora kamery, korzystając z odbiornika CSI (Camera Serial Interface) i wbudowanego w CPU procesora przetwarzania obrazu (ISP, Image Signal Processor), który zapewnia formowanie obrazu na podstawie surowych danych (raw) napływających z sensora. W nowej wersji rozszerzono wsparcie dla SSDB (Sensor Static Data Block) oraz zapewniono generowanie informacji PLD (Physical Location Descriptor) dla sensorów kamery.
- W implementacji platformy AMD Glinda dodano wsparcie dla SoC Faegan, 10-gigabitowych kontrolerów Ethernet oraz użycia ustawień USB4 FSP UPD (Firmware Support Package User Product Data) z DeviceTree. Rozszerzono możliwości dostępne przez ACPI.
- Dla platform Intel Panther Lake wdrożono wsparcie dla identyfikacji i konfiguracji modułów pamięci LPCAMM (Low Power Compression Attached Memory Module).
- Przeprojektowano wsparcie dla systemu wyświetlania na SoC MediaTek.
- Aby przyspieszyć uruchamianie, uproszczono obliczanie MTRR (Memory Type Range Registers) dla chipów AMD.
- Poprawiono inicjalizację tabeli ACPI FACS (Firmware ACPI Control Structure).
- Udoskonalono możliwości zarządzania jasnością w systemach z Intel GMA.
- W Libpayload dodano API do określania rozmiaru pamięci fizycznej i wdrożono wsparcie dla algorytmu kompresji LZ4.
- Poprawiono sterownik dla kontrolerów ekranów dotykowych na platformach Intel.
- Dodano wsparcie dla USB Type-C dla chipów Qualcomm.
- Dodano sterowniki SoundWire dla kodeków Cirrus Logic CS35L56 i CS42L43.
- Rozszerzono wsparcie ACPI na systemach RISC-V.
- Zaktualizowano wersje binutils 2.45 i ACPICA 20250807. Z domyślnych zestawów wykluczono narzędzie nds32le-elf.
Źródło: opennet.ru
