Układy ASIC do uczenia maszynowego powinny być projektowane automatycznie

Jest mało prawdopodobne, aby ktokolwiek kwestionował fakt, że projektowanie niestandardowych układów LSI (ASIC) nie jest procesem prostym i szybkim. Ale chcę i potrzebuję, żeby było szybciej: dzisiaj wydałem algorytm, a tydzień później zabrałem gotowy projekt cyfrowy. Faktem jest, że wysokospecjalistyczne instytucje mniej istotne są produktem niemal jednorazowym. Te rzadko są potrzebne w wielomilionowych partiach, na których rozwój można wydać tyle pieniędzy i zasobów ludzkich, ile chcesz, jeśli trzeba to zrobić w jak najkrótszym czasie. Wyspecjalizowane układy ASIC, a przez to najskuteczniejsze w rozwiązywaniu swoich zadań, powinny być tańsze w rozwoju, co staje się mega istotne na obecnym etapie rozwoju uczenia maszynowego. Na tym froncie nie da się już uniknąć bagażu zgromadzonego przez rynek komputerowy, a zwłaszcza przełomowych rozwiązań w zakresie procesorów graficznych w dziedzinie uczenia maszynowego (ML).

Układy ASIC do uczenia maszynowego powinny być projektowane automatycznie

Aby przyspieszyć projektowanie układów ASIC do zadań ML, DARPA ustanawia nowy program – uczenie maszynowe w czasie rzeczywistym (RTML). Program uczenia maszynowego w czasie rzeczywistym obejmuje opracowanie kompilatora lub platformy oprogramowania, która mogłaby automatycznie zaprojektować architekturę chipa dla określonej platformy ML. Platforma powinna automatycznie przeanalizować zaproponowany algorytm uczenia maszynowego oraz zbiór danych do szkolenia tego algorytmu, po czym powinna wygenerować kod w Verilog w celu stworzenia specjalizowanego układu ASIC. Twórcy algorytmów ML nie mają wiedzy projektantów chipów, a projektanci rzadko są zaznajomieni z zasadami uczenia maszynowego. Program RTML powinien pomóc w zapewnieniu połączenia zalet obu rozwiązań w zautomatyzowanej platformie rozwojowej ASIC na potrzeby uczenia maszynowego.

W trakcie cyklu życia programu RTML znalezione rozwiązania będą musiały zostać przetestowane w dwóch głównych obszarach zastosowań: sieci 5G i przetwarzanie obrazu. Ponadto program RTML i stworzone platformy programowe do automatycznego projektowania akceleratorów ML zostaną wykorzystane do opracowania i przetestowania nowych algorytmów i zbiorów danych ML. Tym samym jeszcze przed zaprojektowaniem krzemu będzie można ocenić perspektywy nowych frameworków. Partnerem DARPA w programie RTML będzie National Science Foundation (NSF), która zajmuje się także problemami uczenia maszynowego i rozwojem algorytmów ML. Opracowany kompilator zostanie przekazany do NSF, a z powrotem DARPA spodziewa się otrzymać kompilator i platformę do projektowania algorytmów ML. W przyszłości projektowanie sprzętu i tworzenie algorytmów staną się zintegrowanym rozwiązaniem, co doprowadzi do pojawienia się systemów maszynowych, które uczą się samoczynnie w czasie rzeczywistym.




Źródło: 3dnews.ru

Dodaj komentarz