Projekt Libre-SOC, który opracowuje otwarty chip o architekturze hybrydowej w stylu CDC 6600, w którym, aby zmniejszyć rozmiar i złożoność chipa, instrukcje CPU, VPU i GPU nie są rozdzielane i oferowane w jednym ISA , osiągnął etap przekazania pierwszej próbki testowej do produkcji. Projekt był pierwotnie rozwijany pod nazwą Libre RISC-V, ale został przemianowany na Libre-SOC po decyzji o zastąpieniu RISC-V architekturą zestawu instrukcji OpenPOWER 3.0 (ISA).
Celem projektu jest stworzenie kompletnego, w pełni otwartego i nieodpłatnego systemu na chipie (SoC), który będzie można zastosować w komputerach jednopłytkowych, netbookach i różnych urządzeniach przenośnych. Oprócz instrukcji specyficznych dla procesora i rejestrów ogólnego przeznaczenia, Libre-SOC zapewnia możliwości wykonywania operacji wektorowych i specjalistycznych obliczeń typowych dla VPU i GPU w jednym bloku funkcjonalnym procesora. Układ wykorzystuje architekturę zestawu instrukcji OpenPOWER, rozszerzenie Simple-V z instrukcjami wektoryzacji i równoległego przetwarzania danych, a także wyspecjalizowane instrukcje do konwersji ARGB i typowych operacji 3D.
Instrukcje GPU skupiają się na wykorzystaniu API grafiki Vulkan, a VPU na przyspieszaniu konwersji YUV-RGB i dekodowaniu MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3 , AC3, formaty Vorbis i Opus. Opracowywany jest bezpłatny sterownik dla Mesa, który wykorzystuje możliwości Libre-SOC w celu zapewnienia przyspieszanej sprzętowo implementacji API grafiki Vulkan. Na przykład shadery Vulkan można przetłumaczyć za pomocą silnika JIT w celu wykonania przy użyciu specjalistycznych instrukcji dostępnych w Libre-SOC.
W kolejnym prototypie testowym planują zaimplementować rozszerzenie SVP64 (Variable-length Vectorization), umożliwiające wykorzystanie Libre-SOC jako procesora wektorowego (oprócz 32 64-bitowych rejestrów ogólnego przeznaczenia dostarczonych zostanie 128 rejestrów do obliczeń wektorowych). Pierwszy prototyp zawiera tylko jeden rdzeń pracujący z częstotliwością 300 MHz, ale w ciągu dwóch lat planowane jest wypuszczenie wersji 4-rdzeniowej, następnie 8-rdzeniowej, a w dłuższej perspektywie 64-rdzeniowej.
Pierwsza partia chipa zostanie wyprodukowana przez TSMC w procesie technologicznym 180 nm. Wszystkie opracowania projektu są dystrybuowane na wolnych licencjach, w tym pliki w formacie GDS-II z opisem pełnej topologii chipa, wystarczającej do rozpoczęcia własnej produkcji. Libre-SOC będzie pierwszym całkowicie niezależnym chipem opartym na architekturze Power, który nie jest produkowany przez IBM. W opracowaniu wykorzystano język opisu sprzętu nMigen (HDL oparty na Pythonie, bez użycia VHDL i Verilog), standardowe biblioteki komórek FlexLib z projektu Chips4Makers oraz bezpłatny zestaw narzędzi Coriolis2 VLSI do konwersji z HDL na GDS-II.
Rozwój Libre-SOC został sfinansowany przez Fundację NLnet, która przeznaczyła 400 tys. euro na stworzenie całkowicie otwartego chipa w ramach programu tworzenia sprawdzalnych i godnych zaufania podstawowych rozwiązań technicznych. Układ ma wymiary 5.5 x 5.9 mm i zawiera 130 tysięcy bramek logicznych. Składa się z czterech modułów SRAM 4KB i jednostki z pętlą synchronizacji fazowej (PLL) 300 MHz.
Źródło: opennet.ru