Dziś Samsung Electronics o planach rozwoju procesów technicznych wytwarzania półprzewodników. Za główne dotychczasowe osiągnięcie firma uważa tworzenie cyfrowych projektów eksperymentalnych chipów 3 nm w oparciu o opatentowane tranzystory MBCFET. Są to tranzystory z wieloma poziomymi kanałami nanostronowymi w pionowych bramkach FET (Multi-Bridge-Channel FET).
W ramach sojuszu z IBM Samsung opracował nieco inną technologię produkcji tranzystorów z kanałami całkowicie otoczonymi bramkami (GAA lub Gate-All-Around). Kanały miały być cienkie w postaci nanodrutów. Następnie Samsung odszedł od tego schematu i opatentował strukturę tranzystora z kanałami w postaci nanostron. Struktura ta pozwala kontrolować charakterystykę tranzystorów poprzez manipulację zarówno liczbą stron (kanałów), jak i poprzez regulację szerokości stron. W przypadku klasycznej technologii FET taki manewr jest niemożliwy. Aby zwiększyć moc tranzystora FinFET, należy pomnożyć liczbę żeberek FET na podłożu, a to wymaga powierzchni. Charakterystykę tranzystora MBCFET można zmieniać w ramach jednej fizycznej bramki, dla której należy ustawić szerokość kanałów i ich liczbę.
Dostępność cyfrowego projektu (naklejonego na taśmę) prototypowego chipa do produkcji w procesie GAA pozwoliła firmie Samsung określić granice możliwości tranzystorów MBCFET. Należy mieć na uwadze, że są to w dalszym ciągu dane pochodzące z modelowania komputerowego i ostateczna ocena nowego procesu technicznego będzie możliwa dopiero po jego wprowadzeniu do masowej produkcji. Istnieje jednak punkt wyjścia. Firma podała, że przejście z procesu 7 nm (oczywiście pierwszej generacji) na proces GAA zapewni 45% zmniejszenie powierzchni matrycy i 50% zmniejszenie zużycia. Jeśli nie oszczędzasz na zużyciu, wydajność można zwiększyć o 35%. Wcześniej Samsung odnotował oszczędności i wzrost produktywności po przejściu na proces 3 nm Oddzielone przecinkami. Okazało się, że albo jedno, albo drugie.
Firma uważa przygotowanie platformy chmury publicznej dla niezależnych twórców chipów i firm fabless za ważny punkt w popularyzacji technologii procesowej 3 nm. Samsung nie ukrywał środowiska programistycznego, weryfikacji projektu i bibliotek na serwerach produkcyjnych. Platforma SAFE (Samsung Advanced Foundry Ecosystem Cloud) będzie dostępna dla projektantów na całym świecie. Platforma chmurowa SAFE powstała przy udziale tak czołowych usług chmury publicznej jak Amazon Web Services (AWS) i Microsoft Azure. Twórcy systemów projektowych firm Cadence i Synopsys udostępnili swoje narzędzia projektowe w ramach SAFE. Daje to nadzieję, że tworzenie nowych rozwiązań dla procesów Samsunga będzie łatwiejsze i tańsze.
Wracając do technologii procesowej 3nm Samsunga, dodajmy, że firma zaprezentowała pierwszą wersję swojego pakietu rozwojowego chipów – 3nm GAE PDK Version 0.1. Z jego pomocą możesz już dziś rozpocząć projektowanie rozwiązań 3 nm lub przynajmniej przygotować się na spotkanie z procesem Samsunga, gdy stanie się on powszechny.
Samsung ogłasza swoje plany na przyszłość w następujący sposób. W drugiej połowie tego roku uruchomiona zostanie masowa produkcja chipów w procesie 6 nm. Jednocześnie zakończy się rozwój technologii procesowej 4 nm. Prace nad pierwszymi produktami Samsunga wykorzystującymi proces 5 nm zostaną zakończone jesienią tego roku, a produkcja rozpocznie się w pierwszej połowie przyszłego roku. Ponadto do końca tego roku Samsung zakończy prace nad technologią procesową 18FDS (18 nm na płytkach FD-SOI) i 1-Gbitowymi chipami eMRAM. W technologiach procesowych od 7 nm do 3 nm skanery EUV będą wykorzystywane z coraz większą intensywnością, dzięki czemu liczy się każdy nanometr. Dalej na dół każdy krok będzie oznaczał walkę.
Źródło: 3dnews.ru