Korporacja państwowa Rostec i firma technologiczna Yadro (ICS Holding) zamierzają opracować i rozpocząć produkcję nowego procesora do laptopów, komputerów stacjonarnych i serwerów, opartego na architekturze RISC-V, do 2025 roku. Planowane jest wyposażenie stanowisk pracy w oddziałach i instytucjach Rostec Ministerstwa Edukacji i Nauki, Ministerstwa Edukacji i Ministerstwa Zdrowia Federacji Rosyjskiej w komputery oparte na nowym procesorze. W projekt zostanie zainwestowanych 27,8 miliarda rubli (w tym 9,8 miliarda z budżetu federalnego), czyli więcej niż ogółem inwestycje w produkcję procesorów Elbrus i Bajkał. Zgodnie z biznesplanem w 2025 roku planują sprzedać 60 tysięcy systemów opartych na nowych procesorach i zarobić na tym 7 miliardów rubli.
Od 2019 roku Yadro, firma zajmująca się serwerami i pamięciami masowymi, jest właścicielem firmy Syntacore, która jest jednym z najstarszych twórców wyspecjalizowanych otwartych i komercyjnych rdzeni IP RISC-V (IP Core), a także jednym z założycieli organizacji non-profit RISC-V International, nadzorujący rozwój architektury zestawu instrukcji RISC-V. Zasobów, doświadczenia i kompetencji jest zatem więcej niż potrzeba, aby stworzyć nowy chip RISC-V.
Poinformowano, że opracowywany chip będzie zawierał 8-rdzeniowy procesor pracujący z częstotliwością 2 GHz. Do produkcji planowane jest wykorzystanie procesu technicznego 12 nm (dla porównania, w 2023 roku Intel planuje wyprodukować chip oparty na rdzeniu SiFive P550 RISC-V w technologii 7 nm, a w 2022 roku w Chinach ma wyprodukować chip XiangShan , działający również na częstotliwości 2 GHz, przy zastosowaniu procesu technicznego 14 nm).
Syntacore oferuje obecnie licencję na rdzeń RISC-V SCR7, odpowiedni do stosowania w komputerach konsumenckich i wspierający korzystanie z systemów opartych na systemie Linux. SCR7 implementuje architekturę zestawu instrukcji RISC-V RV64GC i zawiera kontroler pamięci wirtualnej z obsługą stron pamięci, pamięcią podręczną MMU, L1/L2, jednostką zmiennoprzecinkową, trzema poziomami uprawnień, interfejsami kompatybilnymi z AXI4 i ACE oraz obsługą SMP (do 8 jąder).
Jeśli chodzi o oprogramowanie, obsługa RISC-V jest pomyślnie rozwijana w Debianie GNU/Linux. Ponadto pod koniec czerwca firma Canonical ogłosiła powstanie gotowych kompilacji Ubuntu 20.04 LTS i 21.04 dla płyt RISC-V SiFive HiFive Unmatched i SiFive HiFive Unleashed. RISC-V został niedawno przeniesiony na platformę Android. Warto dodać, że Yadro jest od 2017 roku członkiem Silver Linux Foundation, a także członkiem konsorcjum OpenPOWER Foundation, które promuje architekturę zestawu instrukcji OpenPOWER (ISA).
Przypomnijmy, że RISC-V zapewnia otwarty i elastyczny system instrukcji maszynowych, który umożliwia budowanie mikroprocesorów do dowolnych zastosowań bez konieczności pobierania opłat licencyjnych lub narzucania warunków użytkowania. RISC-V pozwala na tworzenie całkowicie otwartych SoC i procesorów. Obecnie w oparciu o specyfikację RISC-V różne firmy i społeczności w ramach różnych wolnych licencji (BSD, MIT, Apache 2.0) opracowują kilkadziesiąt wariantów rdzeni mikroprocesorów, SoC i już wyprodukowanych chipów. Systemy operacyjne z wysokiej jakości obsługą RISC-V obejmują GNU/Linux (obecny od wydania Glibc 2.27, binutils 2.30, gcc 7 i jądro Linuksa 4.15) i FreeBSD.
Źródło: opennet.ru