{"id":115783,"date":"2024-05-15T02:59:19","date_gmt":"2024-05-15T00:59:20","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/opublikovan-vortex-2-1-otkrytyj-gpgpu-na-baze-arhitektury-risc-v"},"modified":"2024-05-15T02:59:19","modified_gmt":"2024-05-15T00:59:20","slug":"opublikovan-vortex-2-1-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pl\/blog\/news\/opublikovan-vortex-2-1-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","title":{"rendered":"Opublikowano Vortex 2.1, otwarty GPGPU oparty na architekturze RISC-V","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Opublikowano now\u0105 wersj\u0119 projektu Vortex, rozwijaj\u0105cego otwart\u0105 architektur\u0119 GPGPU opart\u0105 na zestawie instrukcji RISC-V, zaprojektowan\u0105 do wykonywania oblicze\u0144 r\u00f3wnoleg\u0142ych przy u\u017cyciu API OpenCL i modelu wykonawczego SIMT (Single Instruction, Multiple Threads). Projekt mo\u017ce by\u0107 r\u00f3wnie\u017c wykorzystany w badaniach z zakresu grafiki 3D oraz przy tworzeniu nowych architektur GPU. Schematy, opisy blok\u00f3w sprz\u0119towych w j\u0119zyku Verilog, symulator, sterowniki i towarzysz\u0105ca dokumentacja projektowa s\u0105 dost\u0119pne na licencji Apache 2.0. <\/p>\n
Podstaw\u0105 GPGPU jest typowy ISA RISC-V, rozszerzony o dodatkowe instrukcje, kt\u00f3re s\u0105 niezb\u0119dne do wsparcia funkcji GPU i zarz\u0105dzania strumieniami. Zmiany w architekturze zestawu instrukcji RISC-V s\u0105 minimalne, a w miar\u0119 mo\u017cliwo\u015bci wykorzystywane s\u0105 ju\u017c istniej\u0105ce instrukcje wektorowe. Podobne podej\u015bcie stosowane jest w projekcie RV64X, kt\u00f3ry tak\u017ce rozwija otwarty GPU oparty na technologiach RISC-V. <\/p>\n
<\/center> <\/p>\n
G\u0142\u00f3wne cechy Vortex: <\/p>\n
\n
Wsparcie dla 32- i 64-bitowych architektur zestawu instrukcji RISC-V RV32IMF i RV64IMAFD. <\/li>\n
Konfigurowalna liczba rdzeni, blok\u00f3w zada\u0144 (warps) i w\u0105tk\u00f3w. <\/li>\n
Konfigurowalna liczba ALU, FPU, LSU i SFU dla ka\u017cdego rdzenia. <\/li>\n
Konfigurowana szeroko\u015b\u0107 wydania potoku (pipeline issue width). <\/li>\n
Opcjonalna pami\u0119\u0107 dzielona oraz pami\u0119ci podr\u0119czne poziom\u00f3w L1, L2 i L3. <\/li>\n
Wsparcie dla specyfikacji OpenCL 1.2. <\/li>\n
Mo\u017cliwo\u015b\u0107 realizacji na bazie FPGA Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 oraz Xilinx Versal VCK5000. <\/li>\n
Rozszerzone instrukcje: \u00abtex\u00bb do przyspieszania przetwarzania tekstur, vx_rast do zarz\u0105dzania rastrowaniem, vx_rop do przetwarzania fragment\u00f3w, g\u0142\u0119boko\u015bci i przezroczysto\u015bci, vx_imadd do wykonywania operacji \u00abmno\u017cenie i dodawanie\u00bb, vx_wspawn, vx_tmc i vx_bar do aktywacji front\u00f3w instrukcji i przep\u0142yw\u00f3w w nich (wavefront, zestaw w\u0105tk\u00f3w, r\u00f3wnocze\u015bnie wykonywanych przez SIMD Engine), vx_split i vx_join. <\/li>\n
Wsparcie dla po\u015bredniej reprezentacji shadery SPIR-V realizowane jest poprzez translacj\u0119 do OpenCL. <\/li>\n
Do tworzenia aplikacji dost\u0119pne s\u0105 narz\u0119dzia, w tym dostosowane do pracy z Vortex wersje PoCL (kompilator i runtime OpenCL), LLVM\/Clang, GCC i Binutils. <\/li>\n
Obs\u0142ugiwana jest symulacja dzia\u0142ania uk\u0142adu przy u\u017cyciu Verilator (symulator Verilog), RTLSIM (symulacja RTL) i SimX (symulacja programowa). <\/li>\n<\/ul>\n
Dla grafiki w technologiach Vortex rozwijany jest otwarty GPU Skybox, wspieraj\u0105cy graficzne API Vulkan. Prototyp Skybox, wykonany na bazie FPGA Altera Stratix 10 i zawieraj\u0105cy 32 rdzenie (512 w\u0105tk\u00f3w), osi\u0105gn\u0105\u0142 przy cz\u0119stotliwo\u015bci 230 MHz wydajno\u015b\u0107 na poziomie 3.7 gigapikseli na sekund\u0119 (29.4 gigatransakcji na sekund\u0119). Zauwa\u017cono, \u017ce jest to pierwszy otwarty GPU z programow\u0105 i sprz\u0119tow\u0105 realizacj\u0105, kt\u00f3ry wspiera Vulkan. <\/p>\n
W\u015br\u00f3d zmian w wersji Vortex 2.1: <\/p>\n
\n
Dodano API spawn_taskgroups do uruchamiania rdzeni korzystaj\u0105cych z lokalnej pami\u0119ci i wspieraj\u0105cych ustawianie barier dla pami\u0119ci.\n
Zaproponowano nowe rozszerzenie do tworzenia przeno\u015bnych (relocatable) binarnych rdzeni.\n
W API zarz\u0105dzania pami\u0119ci\u0105 dodano wywo\u0142ania vx_mem_reserve, vx_mem_access oraz vx_mem_address.\n
Dodano nowe API runtime vx_check_occupancy.\n
Do sterownika GPU dodano opcj\u0119 do sprawdzania test\u00f3w OpenCL na lokalnym GPU.\n
Dodano testy OpenCL korzystaj\u0105ce z lokalnej pami\u0119ci (psum, sgemm2, sgemm3).\n
Dodano specjalnie dostosowane dla Vortex edycje bibliotek libc i librt.\n
Dodano wsparcie dla \u0142\u0105czenia s\u0105siednich wolnych blok\u00f3w pami\u0119ci (memory coalescing).\n
Przeprowadzono optymalizacj\u0119 mikroarchitektury.\n
Dodano nowy skrypt kompilacyjny, oddzielaj\u0105cy pliki \u017ar\u00f3d\u0142owe od katalogu kompilacji. <\/ul>\n
![\"Opublikowano](\"\/wp-content\/uploads\/2024\/05\/9c4aeaf2db642809b7a6cf81b210833a.png\")
<\/center> <\/p>\n