{"id":156210,"date":"2026-02-01T23:12:51","date_gmt":"2026-02-01T21:12:54","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4"},"modified":"2026-02-02T16:58:05","modified_gmt":"2026-02-02T14:58:05","slug":"intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pl\/blog\/news\/intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4","title":{"rendered":"Intel zaprezentowa\u0142a pr\u00f3bk\u0119 ogromnego uk\u0142adu AI z czterema blokami logicznymi i 12 stosami HBM4","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

Intel Foundry wyda\u0142a dokument reklamowy<\/a>, szczeg\u00f3\u0142owo opisuj\u0105cy nowatorskie rozwi\u0105zania firmy w zakresie projektowania i wdra\u017cania sprz\u0119tu dla aplikacji sztucznej inteligencji oraz oblicze\u0144 o wysokiej wydajno\u015bci. Intel r\u00f3wnie\u017c zaprezentowa\u0142 \u201epr\u00f3bk\u0119 testow\u0105 uk\u0142adu AI\u201d, ukazuj\u0105c obecne mo\u017cliwo\u015bci firmy w zakresie pakowania.<\/p>\n

<\/center>\"Intel<\/p>\n

Intel zaprezentowa\u0142a system w obudowie (SiP) o rozmiarze r\u00f3wnym o\u015bmiu fotomaskom standardowych uk\u0142ad\u00f3w p\u00f3\u0142przewodnikowych, kt\u00f3ry zawiera cztery bloki logiczne, 12 stos\u00f3w klasy HBM4 i dwa bloki wej\u015bcia\/wyj\u015bcia. W przeciwie\u0144stwie do koncepcji skalowalnej z 16 blokami logicznymi i 24 stosami HBM5, przedstawionej przez firm\u0119<\/a> w zesz\u0142ym miesi\u0105cu, ten system jest ju\u017c dzi\u015b rzeczywi\u015bcie gotowy do produkcji.<\/p>\n

Wa\u017cne jest to, \u017ce Intel Foundry zaprezentowa\u0142a nie dzia\u0142aj\u0105cy przyspieszacz AI, ale \u201epr\u00f3bk\u0119 testow\u0105 uk\u0142adu AI\u201d, pokazuj\u0105c, jak mo\u017cna fizycznie wytwarza\u0107 (a raczej sk\u0142ada\u0107) przysz\u0142e procesory dla AI i oblicze\u0144 o wysokiej wydajno\u015bci. Intel pokazuje ca\u0142y proces konstrukcji, kt\u00f3ry \u0142\u0105czy du\u017ce bloki obliczeniowe, stosy pami\u0119ci o wysokiej szybko\u015bci, ultraszybkie po\u0142\u0105czenia mi\u0119dzyuk\u0142adowe i nowe technologie zasilania w jednej obudowie technologicznej. Ta obudowa znacz\u0105co r\u00f3\u017cni si\u0119 od tego, co obecnie oferuj\u0105 takie firmy jak TSMC. Intel chce pokaza\u0107, \u017ce procesory nast\u0119pnej generacji dla AI o wysokiej wydajno\u015bci mog\u0105 mie\u0107 wielochipow\u0105 konstrukcj\u0119, a Intel Foundry ju\u017c potrafi je produkowa\u0107.<\/p>\n

Podstaw\u0105 zaprezentowanej platformy s\u0105 cztery du\u017ce bloki logiczne, prawdopodobnie zbudowane w oparciu o proces technologiczny Intel 18A (st\u0105d tranzystory RibbonFET z okr\u0105g\u0142ymi bramkami i system zasilania PowerVia na tylnej stronie), otoczone stosami pami\u0119ci klasy HBM4 oraz blokami wej\u015bcia-wyj\u015bcia. Wszystkie kluczowe elementy s\u0105 prawdopodobnie po\u0142\u0105czone mostkami EMIB-T 2.5D, bezpo\u015brednio wbudowanymi w pod\u0142o\u017ce obudowy. Intel wykorzystuje technologi\u0119 mi\u0119dzychipletowego interfejsu EMIB-T, kt\u00f3ra dodaje przej\u015bcia silikonowe w mostkach, aby zasilanie i sygna\u0142y mog\u0142y przechodzi\u0107 w kierunku pionowym i poziomym, maksymalizuj\u0105c g\u0119sto\u015b\u0107 po\u0142\u0105cze\u0144 i zasilania. Platforma jest zaprojektowana dla interfejs\u00f3w mi\u0119dzykrystalicznych UCIe, pracuj\u0105cych z pr\u0119dko\u015bciami 32 GT\/s i wy\u017cszymi, kt\u00f3re, zdaje si\u0119, r\u00f3wnie\u017c s\u0142u\u017c\u0105 do po\u0142\u0105czenia stos\u00f3w C-HBM4E.<\/p>\n

\"Intel<\/p>\n

Pr\u00f3bka testowa chipu r\u00f3wnie\u017c demonstruje przej\u015bcie Intela na pionow\u0105 budow\u0119. Mapa drogowa proces\u00f3w technologicznych firmy obejmuje technologi\u0119 Intel 18A-PT, zaprojektowan\u0105 specjalnie dla chiplet\u00f3w, kt\u00f3re zak\u0142adaj\u0105 montowanie innych logicznych kryszta\u0142\u00f3w lub pami\u0119ci na g\u00f3rze. W zwi\u0105zku z tym chiplety musz\u0105 mie\u0107 zasilanie z ty\u0142u oraz korzysta\u0107 z przej\u015b\u0107 szczelinowych i hybrydowych. W przypadku \u201epr\u00f3bki testowej procesora AI\u201d podstawowe kryszta\u0142y 18A-PT znajduj\u0105 si\u0119 pod kryszta\u0142ami obliczeniowymi 18A\/18A-P i albo dzia\u0142aj\u0105 jako du\u017ce chipy pami\u0119ci podr\u0119cznej, albo pe\u0142ni\u0105 inn\u0105 funkcj\u0119 pomocnicz\u0105. Do pionowego \u0142\u0105czenia chiplet\u00f3w Intel wykorzystuje rodzin\u0119 technologii pakowania Foveros \u2014 Foveros 2.5D, Foveros-R i Foveros Direct 3D. Pozwalaj\u0105 na realizacj\u0119 cienkoizolacyjnego miedzianego po\u0142\u0105czenia mi\u0119dzy aktywnymi kryszta\u0142ami w celu zapewnienia maksymalnej przepustowo\u015bci i efektywno\u015bci energetycznej g\u00f3rnych kryszta\u0142\u00f3w. Wraz z mostkami EMIB te metody umo\u017cliwiaj\u0105 Intelowi tworzenie hybrydowej budowy lateralno-wrzecionowej, kt\u00f3r\u0105 firma pozycjonuje jako alternatyw\u0119 dla du\u017cych silikonowych interposer\u00f3w z lepsz\u0105 efektywno\u015bci\u0105 wykorzystania p\u0142ytki i wyj\u015bciem gotowych produkt\u00f3w.<\/p>\n

Dla wielochipowych akcelerator\u00f3w AI i oblicze\u0144 o wysokiej wydajno\u015bci g\u0142\u00f3wnym ograniczeniem konstrukcyjnym jest zasilanie. W tym celu platforma Intel musi po\u0142\u0105czy\u0107 wszystkie najnowsze innowacje Intela w zakresie oszcz\u0119dzania energii, w tym PowerVia, wbudowane kondensatory Omni MIM, izolacj\u0119 na poziomie mostka w EMIB-T, kondensatory eDTC i eMIM-T na rdzeniu podstawowym, oraz wbudowane induktory CoaxMIL wspieraj\u0105ce p\u00f3\u0142zintegrowane regulatory napi\u0119cia (IVR), umiejscowione pod ka\u017cdym stosem i pod sam\u0105 obudow\u0105 (w odr\u00f3\u017cnieniu od IVR w przypadku CoWoS-L od TSMC, kt\u00f3re s\u0105 cz\u0119\u015bci\u0105 interposeru). Ta wielowarstwowa sie\u0107 ma na celu wsparcie stabilnego pr\u0105du w obci\u0105\u017ceniach generatywnego AI bez obni\u017cenia poziomu napi\u0119cia.<\/p>\n

Swoj\u0105 demonstracj\u0105 Intel, \u043e\u0447\u0435\u0432\u0438\u0434\u043d\u043e, pr\u00f3buje przyci\u0105gn\u0105\u0107 klient\u00f3w. Na dzie\u0144 dzisiejszy nie wiadomo, czy nowa generacja akceleratora AI kodowana jako Jaguar Shores, kt\u00f3rej premier\u0119 zaplanowano na 2027 rok, b\u0119dzie wykorzystywa\u0107 architektur\u0119, kt\u00f3r\u0105 Intel pokazuje dzisiaj.<\/p>\n

\u0179r\u00f3d\u0142o:<\/strong><\/p>\n