{"id":30031,"date":"2019-10-31T21:33:20","date_gmt":"2019-10-31T18:33:20","guid":{"rendered":"https:\/\/prohoster.info\/blog\/linux-foundation-zajmetsya-open-source-chipami\/"},"modified":"2019-10-31T21:33:20","modified_gmt":"2019-10-31T18:33:20","slug":"linux-foundation-zajmetsya-open-source-chipami","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pl\/blog\/linux-foundation-zajmetsya-open-source-chipami","title":{"rendered":"Linux Foundation zajmie si\u0119 chipami open source","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

Linux Foundation uruchomi\u0142a nowy kierunek dzia\u0142a\u0144 \u2014 CHIPS Alliance. W ramach tego projektu organizacja b\u0119dzie rozwija\u0107 otwart\u0105 architektur\u0119 zestawu instrukcji RISC-V oraz technologie tworzenia procesor\u00f3w opartych na niej. Wyja\u015bniamy, co dok\u0142adnie dzieje si\u0119 w tym obszarze.<\/p>\n

\"Linux<\/a><\/noindex><\/a><\/noindex>
\n\/ \u0444\u043e\u0442\u043e Gareth Halfacree<\/a><\/noindex> CC BY-SA<\/a><\/noindex><\/i><\/p>\n

Dlaczego powsta\u0142 CHIPS Alliance<\/h2>\n

\n\u0141atki chroni\u0105ce przed Meltdown i Spectre w niekt\u00f3rych przypadkach obni\u017caj\u0105 wydajno\u015b\u0107<\/a><\/noindex> serwer\u00f3w nawet o 50%. Jednocze\u015bnie wci\u0105\u017c pojawiaj\u0105 si\u0119 nowe odmiany podatno\u015bci zwi\u0105zanych ze spekulacyjnym wykonywaniem instrukcji. O jednej z nich poinformowano na pocz\u0105tku marca<\/a><\/noindex> \u2014 specjali\u015bci ds. bezpiecze\u0144stwa nazwali j\u0105 Spoiler. Ta sytuacja wskazuje na omawianie<\/a><\/noindex> konieczno\u015b\u0107 przegl\u0105du istniej\u0105cych rozwi\u0105za\u0144 sprz\u0119towych i podej\u015b\u0107 do ich projektowania. W szczeg\u00f3lno\u015bci Intel ju\u017c przygotowuje<\/a><\/noindex> now\u0105 architektur\u0119 swoich procesor\u00f3w, odporn\u0105 na Meltdown i Spectre.<\/p>\n

Linux Foundation r\u00f3wnie\u017c nie pozosta\u0142a bierna. Organizacja uruchomi\u0142a w\u0142asn\u0105 inicjatyw\u0119 \u2014 CHIPS Alliance \u2014 kt\u00f3rej uczestnicy zajm\u0105 si\u0119 rozwojem procesor\u00f3w opartych na RISC-V.<\/p>\n

Jakie projekty s\u0105 ju\u017c rozwijane<\/h2>\n

<\/p>\n

W gronie uczestnik\u00f3w CHIPS Alliance s\u0105 Google, Western Digital (WD) i SiFive. Ka\u017cda z tych firm zaprezentowa\u0142a w\u0142asne rozwi\u0105zania. Przyjrzyjmy si\u0119 niekt\u00f3rym z nich.<\/p><\/blockquote>\n

<\/p>\n

RISCV-DV<\/h5>\n

\nTechnologiczny gigant udost\u0119pni\u0142 jako open source platform\u0119 do testowania procesor\u00f3w opartych na RISC-V. Rozwi\u0105zanie losowo generuje<\/a><\/noindex> instrukcje, kt\u00f3re pozwalaj\u0105<\/a><\/noindex> pozwalaj\u0105 sprawdzi\u0107 poprawno\u015b\u0107 dzia\u0142ania urz\u0105dzenia: testuj\u0105 procesy przej\u015bcia, stos wywo\u0142a\u0144, CSR<\/a><\/noindex>-rejestry i inne elementy.<\/p>\n

Na przyk\u0142ad, tak wygl\u0105da klasa<\/a><\/noindex>odpowiadaj\u0105ca za przeprowadzenie prostego testu instrukcji arytmetycznych:<\/p>\n

class riscv_arithmetic_basic_test extends riscv_instr_base_test;\n\n  `uvm_component_utils(riscv_arithmetic_basic_test)\n  `uvm_component_new\n\n  virtual function void randomize_cfg();\n    cfg.instr_cnt = 10000;\n    cfg.num_of_sub_program = 0;\n    cfg.no_fence = 1;\n    cfg.no_data_page = 1'b1;\n    cfg.no_branch_jump = 1'b1;\n    `DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,\n                                   init_privileged_mode == MACHINE_MODE;\n                                   max_nested_loop == 0;)\n    `uvm_info(`gfn, $sformatf(\"riscv_instr_gen_config is randomized:n%0s\",\n                    cfg.sprint()), UVM_LOW)\n  endfunction\n\nendclass\n<\/code><\/pre>\n
\nWed\u0142ug s\u0142owami<\/a><\/noindex> Wed\u0142ug deweloper\u00f3w platforma wyr\u00f3\u017cnia si\u0119 na tle podobnych rozwi\u0105za\u0144 tym, \u017ce pozwala kolejno sprawdzi\u0107 wszystkie komponenty uk\u0142adu, w tym blok pami\u0119ci.<\/p>\n
Protok\u00f3\u0142 OmniXtend<\/h5>\n
\nTo protok\u00f3\u0142 sieciowy od WD, kt\u00f3ry zapewnia sp\u00f3jno\u015b\u0107 pami\u0119ci podr\u0119cznej podczas przesy\u0142ania danych przez Ethernet. OmniXtend<\/a><\/noindex> umo\u017cliwia bezpo\u015bredni\u0105 wymian\u0119 danych z pami\u0119ci\u0105 podr\u0119czn\u0105 procesora i s\u0142u\u017cy do pod\u0142\u0105czania r\u00f3\u017cnego rodzaju akcelerator\u00f3w: GPU lub FPGA. Nadaje si\u0119 r\u00f3wnie\u017c do budowy system\u00f3w opartych na kilku chipach RISC-V.<\/p>\n
Protok\u00f3\u0142 jest ju\u017c obs\u0142ugiwany przez chipy SweRV<\/a><\/noindex>, przeznaczone do przetwarzania danych w centrach danych. SweRV to 32-bitowy, dwupotokowy procesor superskalarny wykonany w 28-nanometrowym procesie technologicznym. Ka\u017cdy potok ma dziewi\u0119\u0107 etap\u00f3w, co pozwala \u0142adowa\u0107 i wykonywa\u0107 kilka instrukcji jednocze\u015bnie. Uk\u0142ad pracuje z cz\u0119stotliwo\u015bci\u0105 1,8 GHz.<\/p>\n
Generator Rocket Chip<\/h5>\n
\nTo rozwi\u0105zanie firmy SiFive, za\u0142o\u017conej przez tw\u00f3rc\u00f3w technologii RISC-V. Rocket Chip<\/a><\/noindex> to generator rdzeni procesor\u00f3w RISC-V w j\u0119zyku Chisel. To to<\/a><\/noindex> zestaw parametryzowanych bibliotek wykorzystywanych do tworzenia SoC<\/a><\/noindex>.<\/p>\n
Je\u015bli chodzi o Chisel<\/a><\/noindex>to j\u0119zyk opisu sprz\u0119tu oparty na Scali. Generuje niskopoziomowy kod w Verilogu, kt\u00f3ry jest wykorzystywany jest odpowiedni<\/a><\/noindex> do przetwarzania na ASIC i FPGA. Dzi\u0119ki temu umo\u017cliwia stosowanie zasad OOP przy projektowaniu RTL<\/a><\/noindex>.<\/p>\n
Perspektywy sojuszu<\/h2>\n
\nEksperci twierdz\u0105, \u017ce inicjatywa Linux Foundation sprawi, i\u017c rynek procesor\u00f3w stanie si\u0119 bardziej demokratyczny i otwarty na nowych graczy. W IDC zauwa\u017caj\u0105<\/a><\/noindex>uwa\u017caj\u0105, \u017ce rosn\u0105ca popularno\u015b\u0107 takich projekt\u00f3w pozytywnie wp\u0142ynie na rozw\u00f3j technologii uczenia maszynowego i system\u00f3w AI jako ca\u0142o\u015bci.<\/p>\n
\"Linux
\n\/ \u0444\u043e\u0442\u043e Fritzchens Fritz<\/a><\/noindex> PD<\/i><\/p>\n
Rozw\u00f3j procesor\u00f3w open source pozwoli r\u00f3wnie\u017c obni\u017cy\u0107 koszty projektowania niestandardowych chip\u00f3w. Stanie si\u0119 tak jednak tylko wtedy, gdy spo\u0142eczno\u015bci Linux Foundation uda si\u0119 przyci\u0105gn\u0105\u0107 wystarczaj\u0105c\u0105 liczb\u0119 programist\u00f3w.<\/p>\n
Podobne projekty<\/h2>\n
\nNad projektami zwi\u0105zanymi z otwartym sprz\u0119tem pracuj\u0105 tak\u017ce inne organizacje. Przyk\u0142adem mo\u017ce by\u0107 konsorcjum CXL, kt\u00f3re w po\u0142owie marca zaprezentowa\u0142o standard Compute Express Link. Technologia jest odpowiednikiem OmniXtend i r\u00f3wnie\u017c \u0142\u0105czy CPU, GPU oraz FPGA. Do wymiany danych standard wykorzystuje magistral\u0119 PCIe 5.0.<\/p>\n
Kolejny projekt rozwijaj\u0105cy technologie procesorowe to MIPS Open, kt\u00f3ry pojawi\u0142 si\u0119 w grudniu 2018 roku. Inicjatyw\u0119 stworzy\u0142 startup Wave Computing. Tw\u00f3rcy planuj\u0105 otworzy\u0107<\/a><\/noindex> dla spo\u0142eczno\u015bci IT dost\u0119p do najnowszych 32- i 64-bitowych zestaw\u00f3w instrukcji MIPS. Start projektu oczekiwane<\/a><\/noindex> zaplanowano na najbli\u017csze miesi\u0105ce.<\/p>\n
Og\u00f3lnie podej\u015bcie open source staje si\u0119 powszechnie przyj\u0119tym standardem nie tylko w oprogramowaniu, ale tak\u017ce w sprz\u0119cie. Takie projekty wspieraj\u0105 du\u017ce firmy. Mo\u017cna wi\u0119c oczekiwa\u0107, \u017ce ju\u017c w najbli\u017cszej przysz\u0142o\u015bci na rynku pojawi si\u0119 wi\u0119cej urz\u0105dze\u0144 opartych na otwartych standardach sprz\u0119towych.<\/p>\n
\nNajnowsze wpisy z naszego firmowego bloga:<\/p>\n