{"id":34408,"date":"2019-10-31T21:58:10","date_gmt":"2019-10-31T18:58:10","guid":{"rendered":"https:\/\/prohoster.info\/blog\/obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov\/"},"modified":"2019-10-31T21:58:10","modified_gmt":"2019-10-31T18:58:10","slug":"obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pl\/blog\/administrirovanie\/obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov","title":{"rendered":"Dyskusja: projekt OpenROAD ma na celu rozwi\u0105zanie problemu automatyzacji projektowania procesor\u00f3w","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\"Dyskusja:<\/a><\/noindex>
\nZdj\u0119cie \u2014 Pexels<\/a><\/noindex> \u2014 CC BY<\/i><\/p>\n

Wed\u0142ug danych<\/a><\/noindex> PWC, rynek technologii p\u00f3\u0142przewodnikowej ro\u015bnie \u2014 w zesz\u0142ym roku osi\u0105gn\u0105\u0142 warto\u015b\u0107 481 miliard\u00f3w dolar\u00f3w. Jednak tempo jego wzrostu w ostatnim czasie spad\u0142o<\/a><\/noindex>. W\u015br\u00f3d przyczyn tego spadku znajduje si\u0119 z\u0142o\u017cono\u015b\u0107 proces\u00f3w projektowania urz\u0105dze\u0144 oraz brak automatyzacji.
\n<\/a><\/noindex>
\nJeszcze kilka lat temu in\u017cynierowie z Intela pisali\u015bmy<\/noindex>, \u017ce podczas tworzenia wysokowydajnego mikroprocesora konieczne jest u\u017cywanie 100\u2013150 r\u00f3\u017cnych narz\u0119dzi programowych (EDA<\/a><\/noindex>). Sytuacja mo\u017ce si\u0119 pogarsza\u0107 w przypadku heterogenicznych urz\u0105dze\u0144, kt\u00f3rych architektura obejmuje kilka r\u00f3\u017cnych typ\u00f3w uk\u0142ad\u00f3w scalonych \u2014 ASIC, FPGA, CPU lub GPU. W rezultacie pojawiaj\u0105 si\u0119 b\u0142\u0119dy w projektowaniu, kt\u00f3re op\u00f3\u017aniaj\u0105 wydanie produkt\u00f3w.<\/p>\n

Mimo du\u017cej liczby narz\u0119dzi pomocniczych, cz\u0119\u015b\u0107 pracy in\u017cynierowie wci\u0105\u017c musz\u0105 wykonywa\u0107 r\u0119cznie. Autorzy ksi\u0105\u017cki \u201eAdvanced Logic Synthesis<\/a><\/noindex>\u201d twierdz\u0105, \u017ce cz\u0119sto projektanci trzeba<\/a><\/noindex> musz\u0105 pisa\u0107 skrypty w Skill lub Python z dw\u00f3ch milion\u00f3w linii, aby tworzy\u0107 biblioteki z kom\u00f3rkami<\/a><\/noindex>.<\/p>\n

. Pisane s\u0105 r\u00f3wnie\u017c skrypty do parsowania raport\u00f3w generowanych przez systemy EDA. Podczas projektowania chipu w technologii 22 nm te raporty mog\u0105 zajmowa\u0107 do 30 terabajt\u00f3w.<\/i><\/p><\/blockquote>\n

\nSytuacj\u0119 postanowiono poprawi\u0107 i spr\u00f3bowa\u0107 ustandaryzowa\u0107 procesy projektowania w DARPA. W agencji r\u00f3wnie\u017c uwa\u017caj\u0105<\/a><\/noindex>, \u017ce istniej\u0105ce metody tworzenia chip\u00f3w s\u0105 przestarza\u0142e. Organizacja uruchomi\u0142o<\/a><\/noindex> realizuje pi\u0119cioletni program OpenROAD<\/a><\/noindex>, kt\u00f3rego celem jest opracowanie nowych narz\u0119dzi do automatyzacji proces\u00f3w projektowania uk\u0142ad\u00f3w scalonych.<\/p>\n

Czym jest ten program<\/h2>\n

\nW programie uczestniczy kilka projekt\u00f3w, kt\u00f3re wykorzystuj\u0105 uczenie maszynowe i technologie chmurowe do automatyzacji poszczeg\u00f3lnych etap\u00f3w tworzenia chip\u00f3w. W ramach inicjatywy opracowywane s\u0105<\/a><\/noindex> (schemat 1) ponad dziesi\u0119\u0107 narz\u0119dzi. Poni\u017cej opowiemy bli\u017cej o niekt\u00f3rych z nich: Flow Runner, RePlAce, TritonCTS, OpenSTA.<\/p>\n

Flow Runner<\/b> \u2014 to narz\u0119dzie do zarz\u0105dzania bibliotekami RTL i GDSII. Te ostatnie stanowi\u0105 pliki baz danych, kt\u00f3re s\u0105 standardem w bran\u017cy do wymiany informacji o uk\u0142adach scalonych i ich topologiach. W podstawie rozwi\u0105zania le\u017cy technologia kontenerowa Docker. Flow Runner mo\u017cna uruchamia\u0107 zar\u00f3wno w \u015brodowisku chmurowym, jak i lokalnie. Instrukcja instalacji znajduje si\u0119 w oficjalnym repozytorium na GitHubie<\/a><\/noindex>.<\/p>\n

RePlAce<\/b> \u2014 rozwi\u0105zanie chmurowe oparte na uczeniu maszynowym, kt\u00f3re odpowiada za rozmieszczenie komponent\u00f3w na chipie i automatyzacj\u0119 trasowania. Po niekt\u00f3rych danych<\/noindex>, inteligentne algorytmy zwi\u0119kszaj\u0105 efektywno\u015b\u0107 narz\u0119dzia o 2\u201310% w por\u00f3wnaniu do klasycznych system\u00f3w. Dodatkowo, realizacja w chmurze u\u0142atwia skalowanie. Przewodnik po instalacji i konfiguracji r\u00f3wnie\u017c le\u017cy w repozytorium<\/a><\/noindex>.<\/p>\n

TritonCTS<\/b> \u2014 narz\u0119dzie do optymalizacji sygna\u0142\u00f3w taktowania dostarczanych do chipu. Pomaga trasowa\u0107 sygna\u0142y synchronizacyjne na wszystkie cz\u0119\u015bci urz\u0105dzenia z jednakowymi op\u00f3\u017anieniami. Zasada dzia\u0142ania opiera si\u0119 na drzewach H.<\/a><\/noindex>Takie podej\u015bcie zwi\u0119ksza<\/a><\/noindex> efektywno\u015b\u0107 rozdzielania sygna\u0142\u00f3w o 30% w por\u00f3wnaniu do tradycyjnych metod. Programi\u015bci m\u00f3wi\u0105, \u017ce w przysz\u0142o\u015bci ten wska\u017anik mo\u017cna zwi\u0119kszy\u0107 do 56%. Kod \u017ar\u00f3d\u0142owy i skrypty TritonCTS s\u0105 dost\u0119pne na na GitHubie<\/a><\/noindex>.<\/p>\n

OpenSTA<\/b> \u2014 silnik do statycznej analizy czasowej. Daje programi\u015bcie mo\u017cliwo\u015b\u0107 sprawdzenia funkcjonalno\u015bci chipu jeszcze przed jego faktycznym z\u0142o\u017ceniem. Przyk\u0142ad kodu w OpenSTA wygl\u0105da<\/a><\/noindex> wygl\u0105da tak.<\/p>\n

@@ -6,7 +6,7 @@ read_liberty -corner ff example1_fast.lib\nread_verilog example1.v\nlink_design top\nset_timing_derate -early 0.9\nset_timing_derate -early 1.1\nset_timing_derate -late 1.1\ncreate_clock -name clk -period 10 {clk1 clk2 clk3}\nset_input_delay -clock clk 0 {in1 in2}\n# report all corners\n<\/code><\/pre>\n
\nNarz\u0119dzie obs\u0142uguje opisy netlistowe kodu w Verilog, biblioteki w formacie Liberty, pliki SDC itd.<\/p>\n
Zalety i wady<\/h2>\n
\nEksperci z IBM i IEEE zauwa\u017caj\u0105<\/a><\/noindex>, \u017ce technologie chmurowe i uczenie maszynowe od dawna powinny by\u0107 wykorzystywane w produkcji chip\u00f3w. Ich zdaniem, projekt DARPA mo\u017ce by\u0107 udanym przyk\u0142adem realizacji tej idei i zapocz\u0105tkowa\u0107<\/a><\/noindex> zmiany w przemy\u015ble.<\/p>\n
Oczekuje si\u0119 r\u00f3wnie\u017c, \u017ce otwarta natura OpenROAD pozwoli na stworzenie wok\u00f3\u0142 narz\u0119dzi pot\u0119\u017cnej spo\u0142eczno\u015bci i przyci\u0105gnie nowe startupy.<\/p>\n
\"Dyskusja:
\nZdj\u0119cie \u2014 Pexels<\/noindex> \u2014 CC BY<\/i><\/p>\n
Ju\u017c s\u0105 uczestnicy \u2014 laboratoria zajmuj\u0105ce si\u0119 rozwojem chip\u00f3w z Uniwersytetu Michigan, stan\u0105 si\u0119 pierwszymi<\/a><\/noindex>, kt\u00f3rzy przetestuj\u0105 otwarte narz\u0119dzia OpenROAD. Ale na razie nie wiadomo, czy nowe rozwi\u0105zania b\u0119d\u0105 mia\u0142y zauwa\u017calny wp\u0142yw na koszty ko\u0144cowych produkt\u00f3w.<\/p>\n
Og\u00f3lnie oczekuje si\u0119, \u017ce narz\u0119dzia opracowywane pod kierunkiem DARPA wp\u0142yn\u0105 pozytywnie na przemys\u0142 procesor\u00f3w, a w tej dziedzinie pojawi si\u0119 coraz wi\u0119cej nowych projekt\u00f3w. Przyk\u0142adem mo\u017ce by\u0107 narz\u0119dzie gEDA<\/a><\/noindex> \u2014 umo\u017cliwia projektowanie chip\u00f3w z nieograniczon\u0105 liczb\u0105 komponent\u00f3w. gEDA zawiera narz\u0119dzia do edycji i modelowania uk\u0142ad\u00f3w scalonych oraz \u015bledzenia p\u0142yt. Rozwi\u0105zanie by\u0142o opracowywane dla platform UNIX, ale cz\u0119\u015b\u0107 jego komponent\u00f3w dzia\u0142a tak\u017ce pod Windows. Instrukcje dotycz\u0105ce ich u\u017cycia mo\u017cna znale\u017a\u0107 w dokumentacji na stronie projektu<\/a><\/noindex>.<\/p>\n
Darmowe narz\u0119dzia daj\u0105 niezale\u017cnym organizacjom i startupom wi\u0119cej mo\u017cliwo\u015bci. Istnieje prawdopodobie\u0144stwo, \u017ce z czasem nowe podej\u015bcia OpenROAD do opracowywania narz\u0119dzi EDA i tworzenia chip\u00f3w mog\u0105 sta\u0107 si\u0119 standardem w bran\u017cy.<\/p>\n
\nO czym piszemy w naszym korporacyjnym blogu:<\/p>\n