{"id":54651,"date":"2019-12-31T00:00:00","date_gmt":"2019-12-30T21:00:00","guid":{"rendered":"https:\/\/prohoster.info\/blog\/blog_prohoster\/shd-aerodisk-na-otechestvennyh-protsessorah-elbrus-8s"},"modified":"2020-02-18T14:02:41","modified_gmt":"2020-02-18T11:02:41","slug":"shd-aerodisk-na-otechestvennyh-protsessorah-elbrus-8s","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pl\/blog\/administrirovanie\/shd-aerodisk-na-otechestvennyh-protsessorah-elbrus-8s","title":{"rendered":"SCD AERODISK na krajowych procesorach Elbrus 8C","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\"SCD<\/p>\n

<\/p>\n

Cze\u015b\u0107, czytelnicy Habr. Chcemy podzieli\u0107 si\u0119 bardzo mi\u0142\u0105 wiadomo\u015bci\u0105. W ko\u0144cu doczekali\u015bmy si\u0119 prawdziwej seryjnej produkcji nowej generacji rosyjskich procesor\u00f3w Elbrus 8\u0421. Oficjalnie seryjna produkcja mia\u0142a ruszy\u0107 ju\u017c w 2016 roku, ale w rzeczywisto\u015bci masowa produkcja rozpocz\u0119\u0142a si\u0119 dopiero w 2019 roku, a do tej pory wyprodukowano ju\u017c oko\u0142o 4000 procesor\u00f3w.<\/p>\n

<\/p>\n

Praktycznie zaraz po starcie seryjnej produkcji, te procesory pojawi\u0142y si\u0119 tak\u017ce u nas w AERODISK, za co chcemy szczeg\u00f3lnie podzi\u0119kowa\u0107 firmie NORSI-TRANS, kt\u00f3ra uprzejmie udost\u0119pni\u0142a nam swoj\u0105 platform\u0119 sprz\u0119tow\u0105 Jakhont UVM, wspieraj\u0105c\u0105 procesory Elbrus 8\u0421, w celu przeprowadzenia portowania oprogramowania macierzy dyskowej. To nowoczesna, spe\u0142niaj\u0105ca wszystkie wymagania MCST uniwersalna platforma. Na obecnym etapie platforma jest wykorzystywana przez odbiorc\u00f3w o specjalnych potrzebach oraz operator\u00f3w telekomunikacyjnych do zapewnienia wykonania ustalonych dzia\u0142a\u0144 podczas przeprowadzania operacji rozpoznawczych. <\/p>\n

<\/p>\n

Obecnie portowanie zosta\u0142o pomy\u015blnie zako\u0144czone i ju\u017c teraz macierz dyskowa AERODISK jest dost\u0119pna w wersji z krajowymi procesorami Elbrus. <\/p>\n

<\/p>\n

W tym artykule opowiemy o samych procesorach, ich historii, architekturze i, oczywi\u015bcie, o naszej realizacji macierzy dyskowej na Elbrusie.<\/p>\n

<\/a><\/noindex><\/p>\n

Historia<\/h2>\n

<\/p>\n

Historia procesor\u00f3w Elbrus si\u0119ga czas\u00f3w Zwi\u0105zku Radzieckiego. W 1973 roku w Instytucie Mechaniki Precyzyjnej i Techniki Obliczeniowej im. S.A. Lebiediewa (nazwanego na cze\u015b\u0107 tego samego Sergiusza Lebiediewa, kt\u00f3ry wcze\u015bniej kierowa\u0142 pracami nad pierwszym radzieckim komputerem M\u0415SM, a p\u00f3\u017aniej B\u0415SM) rozpocz\u0119to prace nad wieloprocesorowymi systemami obliczeniowymi o nazwie \u201eElbrus\u201d. Kierownikiem projektu by\u0142 Wsiewo\u0142od Sergiejewicz Burcew, a aktywny udzia\u0142 w pracach bra\u0142 Boris Artaszewicz Babajan, kt\u00f3ry by\u0142 jednym z zast\u0119pc\u00f3w g\u0142\u00f3wnego konstruktora. <\/p>\n

<\/p>\n

\"SCD
\nWsiewo\u0142od Sergiejewicz Burcew<\/em><\/p>\n

<\/p>\n

\"SCD
\nBoris Artaszewicz Babajan<\/em><\/p>\n

<\/p>\n

G\u0142\u00f3wnym zamawiaj\u0105cym projektu by\u0142y, oczywi\u015bcie, si\u0142y zbrojne ZSRR, a ta seria komputer\u00f3w skutecznie wykorzystywana by\u0142a do tworzenia dowodz\u0105cych o\u015brodk\u00f3w obliczeniowych oraz system\u00f3w strzeleckich system\u00f3w obrony przeciwrakietowej, a tak\u017ce innych system\u00f3w specjalnego przeznaczenia. <\/p>\n

<\/p>\n

\"SCD<\/p>\n

<\/p>\n

Pierwszy komputer \"Elbrus\" zosta\u0142 uko\u0144czony w 1978 roku. Mia\u0142 modu\u0142ow\u0105 architektur\u0119 i m\u00f3g\u0142 zawiera\u0107 od 1 do 10 procesor\u00f3w opartych na uk\u0142adach \u015bredniej integracji. Wydajno\u015b\u0107 tej maszyny osi\u0105ga\u0142a 15 milion\u00f3w operacji na sekund\u0119. Pojemno\u015b\u0107 pami\u0119ci operacyjnej, kt\u00f3ra by\u0142a wsp\u00f3lna dla wszystkich 10 procesor\u00f3w, wynosi\u0142a do 2 do pot\u0119gi 20 s\u0142\u00f3w maszynowych, czyli 64 MB. <\/p>\n

<\/p>\n

P\u00f3\u017aniej okaza\u0142o si\u0119, \u017ce wiele technologii u\u017cywanych przy opracowywaniu \"Elbrusa\" by\u0142o jednocze\u015bnie badanych na \u015bwiecie przez firm\u0119 International Business Machine (IBM), ale prace nad tymi projektami, w przeciwie\u0144stwie do prac nad \"Elbrusem\", nigdy nie zosta\u0142y zako\u0144czone i nie doprowadzi\u0142y do stworzenia gotowego produktu. <\/p>\n

<\/p>\n

Wed\u0142ug s\u0142\u00f3w Wsiewo\u0142oda Burcewa, radzieccy in\u017cynierowie starali si\u0119 stosowa\u0107 najnowocze\u015bniejsze do\u015bwiadczenia zar\u00f3wno krajowych, jak i zagranicznych tw\u00f3rc\u00f3w. Na architektur\u0119 komputer\u00f3w \"Elbrus\" wp\u0142ywa\u0142y r\u00f3wnie\u017c komputery firmy Burroughs, opracowania Hewlett-Packard, a tak\u017ce do\u015bwiadczenia tw\u00f3rc\u00f3w B\u042d\u0421M-6.<\/p>\n

<\/p>\n

Jednak wiele opracowa\u0144 by\u0142o oryginalnych. Najciekawsza w \"Elbrusie-1\" by\u0142a w\u0142a\u015bnie jego architektura. <\/p>\n

<\/p>\n

Stworzony superkomputer sta\u0142 si\u0119 pierwsz\u0105 w ZSRR komputerow\u0105 maszyn\u0105, kt\u00f3ra stosowa\u0142a architektur\u0119 superskalarn\u0105. Masowe zastosowanie superskalarnych procesor\u00f3w za granic\u0105 rozpocz\u0119\u0142o si\u0119 dopiero w latach 90. ubieg\u0142ego wieku wraz z pojawieniem si\u0119 na rynku dost\u0119pnych procesor\u00f3w Intel Pentium.<\/p>\n

<\/p>\n

Ponadto, dla organizacji przesy\u0142u strumieni danych mi\u0119dzy urz\u0105dzeniami peryferyjnymi a pami\u0119ci\u0105 operacyjn\u0105 w komputerze mog\u0142y by\u0107 stosowane specjalne procesory wej\u015bcia\/wyj\u015bcia. W sk\u0142adzie systemu mog\u0142o by\u0107 do czterech takich procesor\u00f3w, kt\u00f3re pracowa\u0142y r\u00f3wnolegle z procesorem centralnym i mia\u0142y swoj\u0105 w\u0142asn\u0105 wydzielon\u0105 pami\u0119\u0107.<\/p>\n

<\/p>\n

Elbrus-2<\/h3>\n

<\/p>\n

W 1985 roku \"Elbrus\" zyska\u0142 swoje logiczne rozwini\u0119cie, zosta\u0142 stworzony i wys\u0142any do produkcji seryjnej komputer \"Elbrus-2\". Pod wzgl\u0119dem architektury niewiele r\u00f3\u017cni\u0142 si\u0119 od swojego poprzednika, ale zastosowano now\u0105 baz\u0119 element\u00f3w, co pozwoli\u0142o prawie dziesi\u0119ciokrotnie zwi\u0119kszy\u0107 og\u00f3ln\u0105 wydajno\u015b\u0107 \u2013 z 15 mln operacji na sekund\u0119 do 125 mln. Pojemno\u015b\u0107 pami\u0119ci operacyjnej komputera wzros\u0142a do 16 mln 72-bitowych s\u0142\u00f3w, czyli 144 MB. Maksymalna przepustowo\u015b\u0107 kana\u0142\u00f3w wej\u015bcia\/wyj\u015bcia \"Elbrusa-2\" wynosi\u0142a 120 MB\/s.<\/p>\n

<\/p>\n

\u201eElbrus-2\u201d by\u0142 intensywnie wykorzystywany w o\u015brodkach badawczych w Czeliabinsku-70 i Arzamasie-16 w Centrum Zarz\u0105dzania, w systemie ABM A-135 oraz w innych obiektach wojskowych.<\/p>\n

<\/p>\n

Tworzenie \u201eElbrusa\u201d zosta\u0142o wysoko ocenione przez kierownictwo ZSRR. Wielu in\u017cynier\u00f3w zosta\u0142o uhonorowanych orderami i medalami. G\u0142\u00f3wny konstruktor W\u0142adimir Burcew i szereg innych specjalist\u00f3w otrzymali nagrody pa\u0144stwowe. A Borys Babajan zosta\u0142 odznaczony Orderem Rewolucji Pa\u017adziernikowej.<\/p>\n

<\/p>\n

Te nagrody s\u0105 wi\u0119cej ni\u017c zas\u0142u\u017cone, Borys Babajan p\u00f3\u017aniej m\u00f3wi\u0142: <\/p>\n

<\/p>\n

W 1978 roku stworzyli\u015bmy pierwsz\u0105 maszyn\u0119 superskalarn\u0105, Elbrus-1. Obecnie na Zachodzie produkuj\u0105 superskalary tylko o takiej architekturze. Pierwszy superskalar na Zachodzie pojawi\u0142 si\u0119 w 1992 roku, nasz w 1978. Co wi\u0119cej, wersja superskalara, kt\u00f3r\u0105 stworzyli\u015bmy, jest analogiczna do Pentium Pro, kt\u00f3ry Intel wyprodukowa\u0142 w 1995 roku.<\/p><\/blockquote>\n

Te s\u0142owa o historycznym prymacie potwierdzaj\u0105 r\u00f3wnie\u017c w USA, Kith Diefendorff, tw\u00f3rca Motorola 88110, jednego z pierwszych zachodnich procesor\u00f3w superskalarnych, pisa\u0142: <\/p>\n

<\/p>\n

W 1978 roku, prawie 15 lat przed pojawieniem si\u0119 pierwszych zachodnich procesor\u00f3w superskalarnych, w Elbrus-1 u\u017cywany by\u0142 procesor, kt\u00f3ry realizowa\u0142 dwie instrukcje w jednym cyklu, zmieniaj\u0105c kolejno\u015b\u0107 wykonywania instrukcji, renaming rejestr\u00f3w i wykonuj\u0105c na podstawie przypuszcze\u0144.<\/p><\/blockquote>\n

<\/p>\n

Elbrus-3<\/h3>\n

<\/p>\n

Rok 1986, a tu\u017c po zako\u0144czeniu prac nad drugim \u201eElbrusem\u201d w ITMiVT rozpocz\u0119to prace nad nowym systemem \u201eElbrus-3\u201d, wykorzystuj\u0105c zasadniczo now\u0105 architektur\u0119 procesora. Ten spos\u00f3b my\u015blenia Borys Babajan nazwa\u0142 \u201epost-superskalarnym\u201d. To w\u0142a\u015bnie t\u0119 architektur\u0119, p\u00f3\u017aniej nazwan\u0105 VLIW\/EPIC, w przysz\u0142o\u015bci (w po\u0142owie lat 90.) zacz\u0119\u0142y wykorzystywa\u0107 procesory Intel Itanium (a w ZSRR prace nad tymi rozwi\u0105zaniami rozpocz\u0119to w 1986, a zako\u0144czono w 1991).<\/p>\n

<\/p>\n

W tym kompleksie obliczeniowym po raz pierwszy wcielono w \u017cycie pomys\u0142y jawnego zarz\u0105dzania r\u00f3wnoleg\u0142o\u015bci\u0105 operacji za pomoc\u0105 kompilatora.<\/p>\n

<\/p>\n

W 1991 roku wydano pierwszy i, niestety, jedyny komputer \u201eElbrus-3\u201d, kt\u00f3rego nie uda\u0142o si\u0119 doko\u0144czy\u0107, a po rozpadzie ZSRR sta\u0142 si\u0119 nikomu niepotrzebny, a opracowania i plany pozosta\u0142y tylko na papierze. <\/p>\n

<\/p>\n

Zal\u0105\u017cki nowej architektury<\/h3>\n

<\/p>\n

Zesp\u00f3\u0142 pracuj\u0105cy w ITMiVT nad tworzeniem radzieckich superkomputer\u00f3w nie rozwi\u0105za\u0142 si\u0119, lecz kontynuowa\u0142 prac\u0119 jako oddzielna firma pod nazw\u0105 MCST (Moskiewskie Centrum Technologii SPARC). Na pocz\u0105tku lat 90. rozpocz\u0119\u0142a si\u0119 aktywna wsp\u00f3\u0142praca MCST z Sun Microsystems, w ramach kt\u00f3rej zesp\u00f3\u0142 MCST bra\u0142 udzia\u0142 w opracowywaniu mikroprocesora UltraSPARC.<\/p>\n

<\/p>\n

To w\u0142a\u015bnie w tym okresie powsta\u0142 projekt architektury E2K, kt\u00f3ry pocz\u0105tkowo by\u0142 finansowany przez firm\u0119 Sun. P\u00f3\u017aniej projekt sta\u0142 si\u0119 ca\u0142kowicie niezale\u017cny, a ca\u0142a w\u0142asno\u015b\u0107 intelektualna pozosta\u0142a w r\u0119kach zespo\u0142u MCST.<\/p>\n

<\/p>\n

Gdyby\u015bmy nadal wsp\u00f3\u0142pracowali z Sun w tej dziedzinie, wszystko nale\u017ca\u0142oby do Sun. Chocia\u017c 90% pracy zosta\u0142o wykonane jeszcze przed pojawieniem si\u0119 Sun. (Boris Babayan)<\/p><\/blockquote>\n

<\/p>\n

Architektura E2K<\/h2>\n

<\/p>\n

Kiedy omawiamy architektur\u0119 procesor\u00f3w \u00abElbrus\u00bb, bardzo cz\u0119sto od naszych koleg\u00f3w z bran\u017cy IT s\u0142yszymy nast\u0119puj\u0105ce stwierdzenia:<\/p>\n

<\/p>\n

\u00abElbrus to architektura RISC\u00bb
\n\u00abElbrus to architektura EPIC\u00bb
\n\u00abElbrus to architektura SPARC\u00bb<\/p><\/blockquote>\n

W rzeczywisto\u015bci \u017cadne z tych stwierdze\u0144 nie jest w pe\u0142ni prawdziwe, a je\u015bli ju\u017c, to tylko cz\u0119\u015bciowo.<\/p>\n

<\/p>\n

Architektura E2K to osobna, oryginalna architektura procesorowa, a g\u0142\u00f3wne cechy E2K to efektywno\u015b\u0107 energetyczna i doskona\u0142a skalowalno\u015b\u0107, osi\u0105gana dzi\u0119ki definiowaniu jawnej r\u00f3wnoleg\u0142o\u015bci operacji. Architektura E2K zosta\u0142a opracowana przez zesp\u00f3\u0142 MCST i opiera si\u0119 na architekturze post-superskalarniej (rodzaj EPIC) z pewnym wp\u0142ywem architektury SPARC (z przesz\u0142o\u015bci\u0105 RISC). W tworzeniu trzech z czterech podstawowych architektur (superskalarnych, post-superskalarnych i SPARC) MCST mia\u0142 bezpo\u015bredni udzia\u0142. \u015awiat faktycznie jest ma\u0142y.<\/p>\n

<\/p>\n

Aby w przysz\u0142o\u015bci unika\u0107 nieporozumie\u0144, narysowali\u015bmy prosty schemat, kt\u00f3ry, cho\u0107 uproszczony, bardzo jasno pokazuje korzenie architektury E2K.<\/p>\n

<\/p>\n

\"SCD<\/p>\n

<\/p>\n

Teraz jeszcze nieco o nazwie architektury, w odniesieniu do kt\u00f3rej r\u00f3wnie\u017c istniej\u0105 nieporozumienia. <\/p>\n

<\/p>\n

W r\u00f3\u017cnych \u017ar\u00f3d\u0142ach mo\u017cna znale\u017a\u0107 nast\u0119puj\u0105ce nazwy tej architektury: \u201eE2K\u201d, \u201eElbrus\u201d, \u201eElbrus 2000\u201d, ELBRUS (\u201eExpLicit Basic Resources Utilization Scheduling\u201d, czyli jawne planowanie wykorzystania podstawowych zasob\u00f3w). Wszystkie te nazwy odnosz\u0105 si\u0119 do tego samego \u2013 do architektury, ale w oficjalnej dokumentacji technicznej oraz na forach technicznych do okre\u015blenia architektury u\u017cywa si\u0119 terminu E2K, dlatego w dalszej cz\u0119\u015bci, gdy m\u00f3wimy o architekturze procesora, u\u017cywamy terminu \u201eE2K\u201d, a gdy m\u00f3wimy o konkretnym procesorze, stosujemy nazw\u0119 \u201eElbrus\u201d.<\/p>\n

<\/p>\n

Cechy techniczne architektury E2K<\/h3>\n

<\/p>\n

W tradycyjnych architekturach typu RISC lub CISC (x86, PowerPC, SPARC, MIPS, ARM) do procesora dociera strumie\u0144 instrukcji, kt\u00f3re s\u0105 przeznaczone do sekwencyjnego wykonania. Procesor mo\u017ce wykrywa\u0107 niezale\u017cne operacje i uruchamia\u0107 je r\u00f3wnolegle (superskalarnie) oraz nawet zmienia\u0107 ich kolejno\u015b\u0107 (wykonywanie poza kolejno\u015bci\u0105). Jednak dynamiczna analiza zale\u017cno\u015bci oraz wsparcie dla wykonywania poza kolejno\u015bci\u0105 maj\u0105 swoje ograniczenia w liczbie polece\u0144, kt\u00f3re mo\u017cna uruchomi\u0107 i przeanalizowa\u0107 w jednym cyklu. Ponadto odpowiednie bloki wewn\u0105trz procesora zu\u017cywaj\u0105 znaczne ilo\u015bci energii, a skomplikowana ich realizacja czasami prowadzi do problem\u00f3w ze stabilno\u015bci\u0105 lub bezpiecze\u0144stwem.<\/p>\n

<\/p>\n

W architekturze E2K g\u0142\u00f3wne zadania zwi\u0105zane z analiz\u0105 zale\u017cno\u015bci i optymalizacj\u0105 kolejno\u015bci operacji przejmuje kompilator. Do procesora docieraj\u0105 tzw. szerokie instrukcje, w kt\u00f3rych kodowane s\u0105 polecenia dla wszystkich urz\u0105dze\u0144 wykonawczych procesora, kt\u00f3re powinny by\u0107 uruchomione w danym cyklu. Procesor nie jest zobowi\u0105zany do analizy zale\u017cno\u015bci mi\u0119dzy operandami ani do reorganizacji operacji w ramach szerokich instrukcji: wszystko to robi kompilator, opieraj\u0105c si\u0119 na analizie kodu \u017ar\u00f3d\u0142owego i planowaniu zasob\u00f3w procesora. W wyniku tego komponent sprz\u0119towy procesora mo\u017ce by\u0107 prostszy i bardziej oszcz\u0119dny.<\/p>\n

<\/p>\n

Kompilator jest w stanie analizowa\u0107 kod \u017ar\u00f3d\u0142owy znacznie dok\u0142adniej ni\u017c sprz\u0119t procesora RISC\/CISC i znajdowa\u0107 wi\u0119cej niezale\u017cnych operacji. Dlatego w architekturze E2K jest wi\u0119cej r\u00f3wnolegle dzia\u0142aj\u0105cych urz\u0105dze\u0144 wykonawczych ni\u017c w tradycyjnych architekturach.<\/p>\n

<\/p>\n

Aktualne mo\u017cliwo\u015bci architektury E2K:<\/p>\n

<\/p>\n