{"id":74591,"date":"2020-03-18T20:42:50","date_gmt":"2020-03-18T17:42:50","guid":{"rendered":"https:\/\/prohoster.info\/blog\/administrirovanie\/pamyat-na-magnitnyh-serdechnikah-v-rakete-saturn-5"},"modified":"2020-03-18T20:42:50","modified_gmt":"2020-03-18T17:42:50","slug":"pamyat-na-magnitnyh-serdechnikah-v-rakete-saturn-5","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pl\/blog\/administrirovanie\/pamyat-na-magnitnyh-serdechnikah-v-rakete-saturn-5","title":{"rendered":"Pami\u0119\u0107 na rdzeniach magnetycznych w rakiecie Saturn 5","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\"Pami\u0119\u0107
\nKomputer pracuj\u0105cy w rakiecie no\u015bnej (Launch Vehicle Digital Computer, LVDC) odegra\u0142 kluczow\u0105 rol\u0119 w programie kosmicznym \u201eApollo\u201d, zarz\u0105dzaj\u0105c rakiet\u0105 Saturn V. Podobnie jak wi\u0119kszo\u015b\u0107 komputer\u00f3w tamtych czas\u00f3w, zapis danych odbywa\u0142 si\u0119 w ma\u0142ych magnetycznych rdzeniach. W tym artykule Cloud4Y opisuje modu\u0142 pami\u0119ci LVDC z luksusowej kolekcji <\/a><\/noindex>Steve'a Jurvetsona. <\/i><\/a><\/noindex><\/p>\n

Modu\u0142 pami\u0119ci zosta\u0142 udoskonalony w po\u0142owie lat 60-tych XX wieku. Do jego budowy wykorzystano komponenty do monta\u017cu powierzchniowego, hybrydowe modu\u0142y oraz elastyczne po\u0142\u0105czenia, co sprawi\u0142o, \u017ce by\u0142 on znacznie mniejszy i l\u017cejszy ni\u017c tradycyjna pami\u0119\u0107 komputer\u00f3w tamtych czas\u00f3w. Niemniej jednak, modu\u0142 pami\u0119ci m\u00f3g\u0142 przechowywa\u0107 tylko 4096 s\u0142\u00f3w po 26 bit\u00f3w.<\/p>\n

\"Pami\u0119\u0107
\nModu\u0142 pami\u0119ci na rdzeniach magnetycznych. Modu\u0142 ten przechowuje 4K s\u0142\u00f3w z danymi o d\u0142ugo\u015bci 26 bit\u00f3w oraz 2 bity parzysto\u015bci. Z czterema modu\u0142ami pami\u0119ci, kt\u00f3re daj\u0105 og\u00f3ln\u0105 pojemno\u015b\u0107 16 384 s\u0142\u00f3w, wa\u017cy on 2,3 kg i ma wymiary 14 cm \u00d7 14 cm \u00d7 16 cm.<\/i><\/p>\n

Lot na Ksi\u0119\u017cyc rozpocz\u0105\u0142 si\u0119 25 maja 1961 roku, kiedy prezydent Kennedy og\u0142osi\u0142, \u017ce Ameryka wy\u015ble cz\u0142owieka na Ksi\u0119\u017cyc do ko\u0144ca dekady. Do tego celu wykorzystano trzystopniow\u0105 rakiet\u0119 Saturn V, najpot\u0119\u017cniejsz\u0105 rakiet\u0119, jak\u0105 kiedykolwiek stworzono. Saturn V by\u0142 zarz\u0105dzany i kontrolowany przez komputer (o kt\u00f3rym tutaj szczeg\u00f3\u0142y<\/a><\/noindex> jest) trzeciego stopnia rakiety no\u015bnej, pocz\u0105wszy od startu na orbit\u0119 Ziemi, a nast\u0119pnie w trakcie lotu w kierunku Ksi\u0119\u017cyca. (Statek \u201eApollo\u201d w tym czasie od\u0142\u0105cza\u0142 si\u0119 od rakiety \u201eSaturn V\u201d, a zadanie LVDC zosta\u0142o zako\u0144czone).<\/p>\n

\"Pami\u0119\u0107
\nLVDC jest zamontowany w ramie no\u015bnej. Okr\u0105g\u0142e z\u0142\u0105cza s\u0105 widoczne na przedniej stronie komputera. Wykorzystano 8 elektrycznych z\u0142\u0105czy oraz dwa z\u0142\u0105cza do ch\u0142odzenia cieczy.<\/i><\/p>\n

LVDC by\u0142 tylko jednym z kilku komputer\u00f3w na pok\u0142adzie \u201eApollo\u201d. LVDC \u0142\u0105czy\u0142 si\u0119 z systemem kontroli lotu, 45-kilogramowym komputerem analogowym. Pok\u0142adowy komputer nawigacyjny \u201eApollo\u201d (Apollo Guidance Computer, AGC) kierowa\u0142 statkiem kosmicznym w stron\u0119 powierzchni Ksi\u0119\u017cyca. Modu\u0142 dowodzenia mia\u0142 jeden AGC, podczas gdy modu\u0142 ksi\u0119\u017cycowy zawiera\u0142 drugi AGC wraz z systemem nawigacji Abort i zapasowym komputerem awaryjnym.<\/p>\n

\"Pami\u0119\u0107
\nNa pok\u0142adzie Apollo znajdowa\u0142o si\u0119 kilka komputer\u00f3w<\/i> <\/p>\n

Urz\u0105dzenia Unit Logic (ULD)<\/h2>\n

\nLVDC zosta\u0142o stworzone przy u\u017cyciu interesuj\u0105cej technologii hybrydowej zwanej ULD, unit load device. Chocia\u017c zewn\u0119trznie przypomina\u0142y uk\u0142ady scalone, modu\u0142y ULD zawiera\u0142y kilka komponent\u00f3w. Wykorzystano w nich proste kryszta\u0142y krzemowe, z kt\u00f3rych ka\u017cdy mia\u0142 tylko jeden tranzystor lub dwa diody. Te matryce razem z drukowanymi rezystorami cienkowarstwowymi by\u0142y zamontowane na ceramicznej p\u0142ytce w celu zrealizowania schemat\u00f3w podobnych do bramki logicznej. Te modu\u0142y by\u0142y wariantem modu\u0142\u00f3w SLT (Solid Logic Technology<\/a><\/noindex>), opracowanych dla komputer\u00f3w IBM popularnej serii S\/360. IBM rozpocz\u0119\u0142a rozw\u00f3j modu\u0142\u00f3w SLT w 1961 roku, zanim uk\u0142ady scalone sta\u0142y si\u0119 komercyjnie op\u0142acalne, a do 1966 roku IBM produkowa\u0142a ponad 100 milion\u00f3w modu\u0142\u00f3w SLT rocznie.<\/p>\n

Modu\u0142y ULD by\u0142y znacznie mniejsze od modu\u0142\u00f3w SLT, co wida\u0107 na zdj\u0119ciu poni\u017cej, co czyni je bardziej odpowiednimi dla kompaktowego komputera kosmicznego. Modu\u0142y ULD u\u017cywa\u0142y ceramicznych p\u0142yt os\u0142onowych zamiast metalowych pin\u00f3w w SLT i mia\u0142y metalowe kontakty na g\u00f3rnej powierzchni zamiast pin\u00f3w. Z\u0142\u0105cza na p\u0142ytce utrzymywa\u0142y modu\u0142 ULD na miejscu i \u0142\u0105czy\u0142y si\u0119 z tymi kontaktami. <\/p>\n

Dlaczego IBM u\u017cywa\u0142o modu\u0142\u00f3w SLT zamiast uk\u0142ad\u00f3w scalonych? G\u0142\u00f3wnym powodem by\u0142o to, \u017ce uk\u0142ady scalone by\u0142y jeszcze w pocz\u0105tkowej fazie, wynaleziono je w 1959 roku. W 1963 roku modu\u0142y SLT mia\u0142y przewagi w kosztach i wydajno\u015bci w por\u00f3wnaniu z uk\u0142adami scalonymi. Niemniej jednak modu\u0142y SLT cz\u0119sto by\u0142y postrzegane jako przestarza\u0142e w por\u00f3wnaniu do uk\u0142ad\u00f3w scalonych. Jedn\u0105 z przewag modu\u0142\u00f3w SLT nad uk\u0142adami scalonymi by\u0142o to, \u017ce rezystory w SLT by\u0142y znacznie dok\u0142adniejsze ni\u017c w uk\u0142adach scalonych. Podczas produkcji rezystory cienkowarstwowe w modu\u0142ach SLT by\u0142y starannie piaskowane w celu usuni\u0119cia rezystancyjnej pow\u0142oki a\u017c do uzyskania po\u017c\u0105danego oporu. Modu\u0142y SLT by\u0142y r\u00f3wnie\u017c ta\u0144sze ni\u017c odpowiedniki uk\u0142ad\u00f3w scalonych w latach 60.<\/p>\n

LVDC i zwi\u0105zane z nim urz\u0105dzenia korzysta\u0142y z ponad 50 r\u00f3\u017cnych typ\u00f3w ULD.<\/p>\n

\"Pami\u0119\u0107
\nModu\u0142y SLT (po lewej) s\u0105 znacznie wi\u0119ksze od modu\u0142\u00f3w ULD (po prawej). Rozmiar ULD wynosi 7,6 mm \u00d7 8 mm<\/i> <\/p>\n

Na zdj\u0119ciu poni\u017cej przedstawione s\u0105 wewn\u0119trzne komponenty modu\u0142u ULD. Po lewej stronie na ceramicznej p\u0142ycie wida\u0107 przewodniki po\u0142\u0105czone z czterema male\u0144kimi kwadratowymi kryszta\u0142ami krzemowymi. Wygl\u0105da to jak p\u0142ytka drukowana, ale pami\u0119taj, \u017ce jest znacznie mniejsza ni\u017c paznokie\u0107. Czarne prostok\u0105ty po prawej stronie to grubowarstwowe rezystory, wydrukowane na dolnej stronie p\u0142yty.<\/p>\n

\"Pami\u0119\u0107
\nULD, widok z g\u00f3ry i z do\u0142u. Wida\u0107 kryszta\u0142y krzemu i rezystory. Podczas gdy w modu\u0142ach SLT rezystory znajdowa\u0142y si\u0119 na g\u00f3rnej powierzchni, w modu\u0142ach ULD znajdowa\u0142y si\u0119 na dole, co zwi\u0119ksza\u0142o g\u0119sto\u015b\u0107 oraz koszty.<\/i> <\/p>\n

Na fotografii poni\u017cej wida\u0107 kryszta\u0142 krzemowy z modu\u0142u ULD, kt\u00f3ry realizowa\u0142 dwa diody. Wymiary s\u0105 niezwykle ma\u0142e, dla por\u00f3wnania obok znajduj\u0105 si\u0119 kryszta\u0142ki cukru. Kryszta\u0142 mia\u0142 trzy zewn\u0119trzne po\u0142\u0105czenia przez miedziane kulki, przylutowane do trzech okr\u0119g\u00f3w. Dwa dolne okr\u0119gi (anody dw\u00f3ch diod) by\u0142y domieszkowane (ciemniejsze obszary), podczas gdy g\u00f3rny prawy okr\u0105g by\u0142 katod\u0105, po\u0142\u0105czon\u0105 z podstaw\u0105.<\/p>\n

\"Pami\u0119\u0107
\nZdj\u0119cie dw\u00f3ch diodowego kryszta\u0142u krzemowego obok kryszta\u0142k\u00f3w cukru.<\/i> <\/p>\n

Jak dzia\u0142a pami\u0119\u0107 na rdzeniach magnetycznych.<\/h2>\n

\nPami\u0119\u0107 na rdzeniach magnetycznych by\u0142a podstawow\u0105 form\u0105 przechowywania danych w komputerach od lat 50. XX wieku, a\u017c do lat 70., kiedy zosta\u0142a zast\u0105piona p\u00f3\u0142przewodnikowymi urz\u0105dzeniami pami\u0119ciowymi. Pami\u0119\u0107 ta by\u0142a zbudowana z malutkich pier\u015bcieni ferrytowych, zwanych rdzeniami. Pier\u015bcienie ferrytowe uk\u0142adano w prostok\u0105tn\u0105 matryc\u0119, a przez ka\u017cdy pier\u015bcie\u0144 przechodzi\u0142o od dw\u00f3ch do czterech przewod\u00f3w do odczytu i zapisu informacji. Pier\u015bcienie te przechowywa\u0142y jeden bit informacji. Rdze\u0144 by\u0142 namagnesowany impulsem pr\u0105du przez przewody przechodz\u0105ce przez pier\u015bcie\u0144 ferrytowy. Kierunek namagnesowania jednego rdzenia mo\u017cna by\u0142o zmieni\u0107, wysy\u0142aj\u0105c impuls w przeciwnym kierunku.<\/p>\n

Aby odczyta\u0107 warto\u015b\u0107 rdzenia, impuls pr\u0105du przestawia\u0142 pier\u015bcie\u0144 w stan 0. Je\u015bli wcze\u015bniej rdze\u0144 znajdowa\u0142 si\u0119 w stanie 1, zmieniaj\u0105ce si\u0119 pole magnetyczne wytwarza\u0142o napi\u0119cie w jednym z przewod\u00f3w przechodz\u0105cych przez rdzenie. Jednak je\u015bli rdze\u0144 ju\u017c by\u0142 w stanie 0, pole magnetyczne by si\u0119 nie zmieni\u0142o, a w przewodzie odczytuj\u0105cym napi\u0119cie by si\u0119 nie podnios\u0142o. W ten spos\u00f3b warto\u015b\u0107 bitu w rdzeniu by\u0142a odczytywana poprzez zresetowanie go do zera i sprawdzenie napi\u0119cia na przewodzie odczytuj\u0105cym. Wa\u017cn\u0105 cech\u0105 pami\u0119ci na rdzeniach magnetycznych by\u0142o to, \u017ce proces odczytu rdzenia ferrytowego niszczy\u0142 jego warto\u015b\u0107, wi\u0119c rdze\u0144 musia\u0142 by\u0107 \"przepisywany\".<\/p>\n

U\u017cywanie oddzielnego przewodu do zmiany namagnesowania ka\u017cdego rdzenia by\u0142o niewygodne, ale w latach 50. opracowano pami\u0119\u0107 ferrytow\u0105 dzia\u0142aj\u0105c\u0105 na zasadzie por\u00f3wnania pr\u0105d\u00f3w. Schemat z czterema przewodami \u2014 X, Y, odczyt, zaporowy \u2014 sta\u0142 si\u0119 powszechny. Technologia wykorzystywa\u0142a szczeg\u00f3ln\u0105 cech\u0119 rdzeni, nazywan\u0105 histerezy: ma\u0142y pr\u0105d nie wp\u0142ywa\u0142 na pami\u0119\u0107 ferrytow\u0105, ale pr\u0105d powy\u017cej warto\u015bci progowej namagnesowywa\u0142by rdze\u0144. Przy zasilaniu z po\u0142ow\u0105 wymaganego pr\u0105du na jednej linii X i jednej linii Y tylko rdze\u0144, w kt\u00f3rym przecinaj\u0105 si\u0119 obie linie, otrzymywa\u0142by wystarczaj\u0105cy pr\u0105d do przemagnesowania, podczas gdy inne rdzenie pozostawa\u0142yby nietkni\u0119te. <\/p>\n

\"Pami\u0119\u0107
\nTak wygl\u0105da\u0142a pami\u0119\u0107 IBM 360 Model 50. LVDC i model 50 u\u017cywa\u0142y rdzeni jednego typu, znanych jako 19-32, poniewa\u017c ich wewn\u0119trzna \u015brednica wynosi\u0142a 19 mil (0,4826 mm), a zewn\u0119trzna \u015brednica wynosi\u0142a 32 mil (0,8 mm). Na tym zdj\u0119ciu wida\u0107, \u017ce przez ka\u017cdy rdze\u0144 przechodz\u0105 trzy przewody, ale LVDC u\u017cywa\u0142 czterech przewod\u00f3w.<\/i> <\/p>\n

Na poni\u017cszym zdj\u0119ciu znajduje si\u0119 prostok\u0105tna macierz pami\u0119ci LVDC. Ta macierz ma 128 przewod\u00f3w X biegn\u0105cych pionowo i 64 przewody Y biegn\u0105cych poziomo, z rdzeniem na ka\u017cdym przeci\u0119ciu. Jedyny przew\u00f3d odczytuj\u0105cy przechodzi przez wszystkie \u017cy\u0142y r\u00f3wnolegle do przewod\u00f3w Y. Przew\u00f3d zapisu i przew\u00f3d zaporowy przechodz\u0105 przez wszystkie \u017cy\u0142y r\u00f3wnolegle do przewod\u00f3w X. Przewody krzy\u017cuj\u0105 si\u0119 w \u015brodku macierzy; to zmniejsza indukowany szum, poniewa\u017c szum z jednej po\u0142owy neutralizuje szum z drugiej po\u0142owy.<\/p>\n

\"Pami\u0119\u0107
\nJedna matryca pami\u0119ci ferrytowej LVDC zawiera 8192 bity. Po\u0142\u0105czenie z innymi matrycami odbywa si\u0119 za pomoc\u0105 bolc\u00f3w na zewn\u0119trznej kraw\u0119dzi.<\/i> <\/p>\n

Opisane powy\u017cej matryca mia\u0142a 8192 elementy, z kt\u00f3rych ka\u017cdy przechowywa\u0142 jeden bit. Aby zapisa\u0107 s\u0142owo pami\u0119ci, kilka podstawowych matryc \u0142\u0105czono razem, po jednej dla ka\u017cdego bitu w s\u0142owie. Przewody X i Y przechodzi\u0142y w\u0119\u017cykiem przez wszystkie podstawowe matryce. Ka\u017cda matryca mia\u0142a oddzieln\u0105 lini\u0119 do odczytu i oddzieln\u0105 lini\u0119 zakazu zapisu. Pami\u0119\u0107 LVDC u\u017cywa\u0142a stosu z 14 podstawowych matryc, przechowuj\u0105cych 13-bitowy \u201eslogan\u201d wraz z bitem parzysto\u015bci. <\/p>\n

\"Pami\u0119\u0107
\nStos LVDC sk\u0142ada si\u0119 z 14 podstawowych matryc.<\/i> <\/p>\n

Zapisywanie danych w pami\u0119ci na rdzeniach magnetycznych wymaga\u0142o dodatkowych przewod\u00f3w, tzw. linii zakazu. Ka\u017cda matryca mia\u0142a jedn\u0105 lini\u0119 zakazu, przechodz\u0105c\u0105 przez wszystkie rdzenie. W trakcie zapisu pr\u0105d przep\u0142ywa\u0142 przez linie X i Y, zmieniaj\u0105c namagnesowanie wybranych rdzeni (po jednym na p\u0142aszczyzn\u0119) w stan 1, przechowuj\u0105c wszystkie 1 w s\u0142owie. Aby zapisa\u0107 0 w pozycji bitu, linia by\u0142a zasilana po\u0142ow\u0105 pr\u0105du, przeciwn\u0105 do linii X. W rezultacie rdzenie pozostawa\u0142y w warto\u015bci 0. Tak wi\u0119c linia zakazu uniemo\u017cliwia\u0142a rdzeniowi prze\u0142\u0105czenie na 1. Dowolne \u017c\u0105dane s\u0142owo mog\u0142o by\u0107 zapisane w pami\u0119ci przez aktywacj\u0119 odpowiednich linii zakazu.<\/p>\n

Modu\u0142 pami\u0119ci LVDC.<\/h2>\n

\nJak fizycznie skonstruowany jest modu\u0142 pami\u0119ci LVDC? W centrum modu\u0142u pami\u0119ci znajduje si\u0119 stos 14 matryc pami\u0119ci ferromagnetycznej, pokazanych wcze\u015bniej. Otaczaj\u0105 go r\u00f3\u017cne p\u0142ytki z uk\u0142adem do zarz\u0105dzania przewodami X i Y oraz liniami zakazu, linii odczytu bit\u00f3w, detekcji b\u0142\u0119d\u00f3w i generowania niezb\u0119dnych sygna\u0142\u00f3w zegarowych. <\/p>\n

Og\u00f3lnie rzecz bior\u0105c, wi\u0119kszo\u015b\u0107 uk\u0142ad\u00f3w zwi\u0105zanych z pami\u0119ci\u0105 znajduje si\u0119 w logice komputerowej LVDC, a nie w samym module pami\u0119ci. W szczeg\u00f3lno\u015bci logika komputera zawiera rejestry do przechowywania adresu i s\u0142owa danych oraz konwersji pomi\u0119dzy trybem szeregowym a r\u00f3wnoleg\u0142ym. Zawiera tak\u017ce uk\u0142ad do odczytu z linii odczytu bit\u00f3w, sprawdzania b\u0142\u0119d\u00f3w i synchronizacji.<\/p>\n

\"Pami\u0119\u0107
\nModu\u0142 pami\u0119ci wskazuj\u0105cy kluczowe komponenty. MIB (Multilayer Interconnection Board) to 12-warstwowa p\u0142ytka drukowana.<\/i> <\/p>\n

P\u0142ytka sterownika pami\u0119ci Y.<\/h2>\n

\nS\u0142owo w pami\u0119ci na magnetycznych rdzeniach jest wybierane poprzez przechodzenie odpowiednich linii X i Y przez g\u0142\u00f3wny stos p\u0142yty. Zacznijmy od opisu schematu sterownika Y oraz tego, jak generuje on sygna\u0142 przez jedn\u0105 z 64 linii Y. Zamiast 64 oddzielnych obwod\u00f3w steruj\u0105cych, modu\u0142 redukuje liczb\u0119 schemat\u00f3w, korzystaj\u0105c z 8 \u201ewysokich\u201d i 8 \u201eniskich\u201d sterownik\u00f3w. S\u0105 one pod\u0142\u0105czone w konfiguracji \u201ematrycowej\u201d, dzi\u0119ki czemu ka\u017cda kombinacja z wysokimi i niskimi sterownikami wybiera r\u00f3\u017cne wiersze. W ten spos\u00f3b 8 \u201ewysokich\u201d i 8 \u201eniskich\u201d sterownik\u00f3w wybiera jedn\u0105 z 64 (8 \u00d7 8) linii Y. <\/p>\n

\"Pami\u0119\u0107
\nP\u0142yta sterownika Y (prz\u00f3d) zarz\u0105dza liniami wyboru Y w stosie p\u0142yt.<\/i> <\/p>\n

Na poni\u017cszym zdj\u0119ciu wida\u0107 niekt\u00f3re z modu\u0142\u00f3w ULD (bia\u0142e) oraz pary tranzystor\u00f3w (z\u0142ote), kt\u00f3re zarz\u0105dzaj\u0105 liniami wyboru Y. Modu\u0142 \u201eEI\u201d jest sercem sterownika: przekazuje impuls sta\u0142ego napi\u0119cia (E) lub przepuszcza impuls sta\u0142ego pr\u0105du (I) przez lini\u0119 wyboru. Linia wyboru jest zarz\u0105dzana poprzez aktywacj\u0119 modu\u0142u EI w trybie napi\u0119ciowym na jednym ko\u0144cu linii oraz modu\u0142u EI w trybie pr\u0105dowym na drugim ko\u0144cu. Rezultatem jest impuls z odpowiednim napi\u0119ciem i pr\u0105dem, wystarczaj\u0105cym do przesterowania rdzenia. Wymagany jest du\u017cy impuls, aby go obr\u00f3ci\u0107; impuls napi\u0119cia jest ustalony na 17 wolt\u00f3w, a pr\u0105d waha si\u0119 od 180 mA do 260 mA w zale\u017cno\u015bci od temperatury. <\/p>\n

\"Pami\u0119\u0107
\nMakrofotografia p\u0142yty sterownika Y, pokazuj\u0105ca sze\u015b\u0107 modu\u0142\u00f3w ULD i sze\u015b\u0107 par tranzystor\u00f3w. Ka\u017cdy modu\u0142 ULD jest oznaczony numerem cz\u0119\u015bci IBM, typem modu\u0142u (np. \u201eEI\u201d) oraz kodem, kt\u00f3rego znaczenie nie zosta\u0142o ustalone.<\/i> <\/p>\n

P\u0142yta jest r\u00f3wnie\u017c wyposa\u017cona w modu\u0142y \u015bledzenia b\u0142\u0119d\u00f3w (ED), kt\u00f3re wykrywaj\u0105, gdy wi\u0119cej ni\u017c jedna linia wyboru Y jest aktywna jednocze\u015bnie. Modu\u0142 ED wykorzystuje proste p\u00f3\u0142anologowe rozwi\u0105zanie: sumuje napi\u0119cia wej\u015bciowe, korzystaj\u0105c z sieci rezystor\u00f3w. Je\u015bli wynikowe napi\u0119cie przekracza pr\u00f3g, w\u0142\u0105czany jest klucz. <\/p>\n

Pod p\u0142yt\u0105 sterownika znajduje si\u0119 matryca diodowa zawieraj\u0105ca 256 diod i 64 rezystory. Matryca ta konwertuje 8 g\u00f3rnych i 8 dolnych par sygna\u0142\u00f3w z p\u0142yt sterownik\u00f3w na po\u0142\u0105czenia z 64 liniami Y, kt\u00f3re przebiegaj\u0105 przez g\u0142\u00f3wn\u0105 stos p\u0142yt. Elastyczne kable z g\u00f3ry i z do\u0142u p\u0142yty \u0142\u0105cz\u0105 j\u0105 z matryc\u0105 diodow\u0105. Dwa elastyczne kable po lewej (niewidoczne na zdj\u0119ciu) i dwie szyny po prawej (jedna widoczna) \u0142\u0105cz\u0105 matryc\u0119 diodow\u0105 z zestawem rdzeni. Elastyczny kabel widoczny po lewej \u0142\u0105czy p\u0142yt\u0119 Y z reszt\u0105 komputera przez p\u0142yt\u0119 wej\u015bcia\/wyj\u015bcia, a ma\u0142y elastyczny kabel w prawym dolnym rogu \u0142\u0105czy si\u0119 z p\u0142yt\u0105 generatora taktowania.<\/p>\n

P\u0142yta sterownika pami\u0119ci X<\/h2>\n

\nSchemat do zarz\u0105dzania liniami X jest podobny do schematu Y, z wyj\u0105tkiem tego, \u017ce jest 128 linii X i 64 linii Y. Poniewa\u017c przewod\u00f3w X jest dwa razy wi\u0119cej, modu\u0142 posiada drug\u0105 p\u0142yt\u0119 sterownik\u00f3w X umieszczon\u0105 poni\u017cej. Cho\u0107 p\u0142yty X i Y maj\u0105 identyczne komponenty, ich uk\u0142ad jest inny.<\/p>\n

\"Pami\u0119\u0107
\nTa p\u0142yta i podobna poni\u017cej zarz\u0105dzaj\u0105 wybranymi liniami X w stosie p\u0142yt z rdzeniami.<\/i> <\/p>\n

Na poni\u017cszym zdj\u0119ciu wida\u0107, \u017ce na p\u0142ycie uszkodzone s\u0105 niekt\u00f3re komponenty. Jeden z tranzystor\u00f3w jest przesuni\u0119ty, modu\u0142 ULD jest z\u0142amany na p\u00f3\u0142, a inny od\u0142amany. Uk\u0142ad jest widoczny przy z\u0142amanym module, a tak\u017ce wida\u0107 jeden z male\u0144kich kryszta\u0142\u00f3w krzemu (po prawej). Na tym zdj\u0119ciu mo\u017cna r\u00f3wnie\u017c dostrzec \u015blady pionowych i poziomych \u015bcie\u017cek przewodz\u0105cych na 12-warstwowej p\u0142ycie drukowanej.<\/p>\n

\"Pami\u0119\u0107
\nZbli\u017cenie uszkodzonego obszaru p\u0142yty<\/i> <\/p>\n

Pod p\u0142ytami sterownik\u00f3w X znajduje si\u0119 matryca diod X, zawieraj\u0105ca 288 diod i 128 rezystor\u00f3w. Matryca diod X wykorzystuje topologi\u0119 r\u00f3\u017cni\u0105c\u0105 si\u0119 od p\u0142yty diod Y, aby unikn\u0105\u0107 podwajania liczby komponent\u00f3w. Tak jak w przypadku p\u0142yty diod Y, ta p\u0142yta zawiera komponenty umieszczone pionowo pomi\u0119dzy dwiema p\u0142ytami drukowanymi. Metoda ta nazywana jest 'cordwood' i pozwala na ciasne upakowanie komponent\u00f3w.<\/p>\n

\"Pami\u0119\u0107
\nMakrofotografia matrycy diody X pokazuje pionowo umieszczone diody wed\u0142ug metody cordwood pomi\u0119dzy 2 p\u0142ytami drukowanymi. Dwie p\u0142yty sterownik\u00f3w X znajduj\u0105 si\u0119 nad p\u0142yt\u0105 diodow\u0105, oddzielone od niej piank\u0105 poliuretanow\u0105. Zauwa\u017c, \u017ce p\u0142yty drukowane s\u0105 bardzo blisko siebie.<\/i> <\/p>\n

Wzmacniacze pami\u0119ci<\/h2>\n

\nNa poni\u017cszej zdj\u0119ciu pokazany jest uk\u0142ad wzmacniacza odczytu. Posiada 7 kana\u0142\u00f3w do odczytu 7 bit\u00f3w ze stosu pami\u0119ci; identyczny uk\u0142ad poni\u017cej przetwarza dodatkowe 7 bit\u00f3w, w sumie 14 bit\u00f3w. Zadaniem wzmacniacza odczytu jest wykrywanie s\u0142abego sygna\u0142u (20 milivolt\u00f3w), generowanego przez namagnesowany rdze\u0144, i przekszta\u0142canie go w 1-bitowy wyj\u015bcie. Ka\u017cdy kana\u0142 sk\u0142ada si\u0119 z wzmacniacza r\u00f3\u017cnicowego i bufora, po czym nast\u0119puje transformator r\u00f3\u017cnicowy i blokada wyj\u015bciowa. Po lewej stronie 28-\u017cy\u0142owy elastyczny kabel \u0142\u0105czy si\u0119 ze stosmem pami\u0119ci, prowadz\u0105c oba ko\u0144ce ka\u017cdego przewodu odczytowego do uk\u0142adu wzmacniacza, zaczynaj\u0105c od modu\u0142u MSA-1 (wzmacniacz odczytu pami\u0119ci). Oddzielnymi komponentami s\u0105 rezystory (br\u0105zowe cylindry), kondensatory (czerwone), transformatory (czarne) i tranzystory (z\u0142ote). Bity danych wychodz\u0105 z p\u0142yt wzmacniacza odczytu przez elastyczny kabel po prawej stronie.<\/p>\n

\"Pami\u0119\u0107
\nP\u0142ytka wzmacniacza odczytu na g\u00f3rze modu\u0142u pami\u0119ci. Ta p\u0142ytka wzmacnia sygna\u0142y z przewod\u00f3w czujnikowych w celu wygenerowania bit\u00f3w wyj\u015bciowych.<\/i> <\/p>\n

Sterownik linii blokady zapisu<\/h2>\n

\nSterowniki blokady u\u017cywane s\u0105 do pisania w pami\u0119ci i znajduj\u0105 si\u0119 na dolnej stronie g\u0142\u00f3wnego modu\u0142u. Jest 14 linii blokady, po jednej dla ka\u017cdej macierzy w stosie. Aby zapisa\u0107 0 bit, odpowiedni sterownik blokady jest aktywowany, a pr\u0105d przez lini\u0119 blokady uniemo\u017cliwia prze\u0142\u0105czenie rdzenia na 1. Ka\u017cd\u0105 lini\u0119 prowadz\u0105 modu\u0142y ID-1 i ID-2 (sterownik linii blokady zapisu) oraz para tranzystor\u00f3w. Precyzyjne rezystory 20,8 \u03a9 na g\u00f3rze i dole p\u0142ytki reguluj\u0105 pr\u0105d blokady. 14-\u017cy\u0142owy elastyczny kabel po prawej stronie \u0142\u0105czy sterowniki z 14 przewodami blokuj\u0105cymi w stosie p\u0142ytek z rdzeniami.<\/p>\n

\"Pami\u0119\u0107
\nP\u0142ytka blokady na dolnej stronie modu\u0142u pami\u0119ci. Ta p\u0142ytka generuje 14 sygna\u0142\u00f3w blokuj\u0105cych, u\u017cywanych podczas zapisu.<\/i> <\/p>\n

Pami\u0119\u0107 sterownika zegara<\/h2>\n

\nSterownik zegara to para p\u0142ytek, kt\u00f3re generuj\u0105 sygna\u0142y synchronizacji dla modu\u0142u pami\u0119ci. Gdy komputer rozpoczyna operacj\u0119 z pami\u0119ci\u0105, r\u00f3\u017cne sygna\u0142y synchronizuj\u0105ce, u\u017cywane przez modu\u0142 pami\u0119ci, s\u0105 generowane asynchronicznie przez sterownik zegara modu\u0142u. P\u0142ytki sterownika zegara znajduj\u0105 si\u0119 na dolnej stronie modu\u0142u, mi\u0119dzy stosem a p\u0142ytk\u0105 blokady, dlatego s\u0105 s\u0142abo widoczne.<\/p>\n

\"Pami\u0119\u0107
\nP\u0142yty sterownika taktowania znajduj\u0105 si\u0119 poni\u017cej g\u0142\u00f3wnej p\u0142yty pami\u0119ci, ale nad p\u0142yt\u0105 blokuj\u0105c\u0105.<\/i> <\/p>\n

Niebieskie komponenty p\u0142yty na zdj\u0119ciu u g\u00f3ry to potencjometry wieloobrotowe, przypuszczalnie do regulacji czas\u00f3w lub napi\u0119cia. Rezystory i kondensatory s\u0105 r\u00f3wnie\u017c widoczne na p\u0142ytach. Schemat pokazuje kilka modu\u0142\u00f3w MCD (Memory Clock Driver), ale nie wida\u0107 \u017cadnych modu\u0142\u00f3w na p\u0142ytach. Trudno powiedzie\u0107, czy to wynika z ograniczonej widoczno\u015bci, zmiany schematu, czy te\u017c obecno\u015bci innej p\u0142yty z tymi modu\u0142ami.<\/p>\n

Panel wej\u015bcia\/wyj\u015bcia pami\u0119ci.<\/h2>\n

\nOstatni\u0105 p\u0142yt\u0105 modu\u0142u pami\u0119ci jest panel wej\u015bcia\/wyj\u015bcia, kt\u00f3ry rozprowadza sygna\u0142y mi\u0119dzy p\u0142ytami modu\u0142u pami\u0119ci a reszt\u0105 komputera LVDC. Zielony 98-stykowy z\u0142\u0105cze na dole \u0142\u0105czy si\u0119 z szaf\u0105 pami\u0119ci LVDC, dostarczaj\u0105c sygna\u0142y i zasilanie z komputera. Wi\u0119kszo\u015b\u0107 plastikowych po\u0142\u0105cze\u0144 jest uszkodzona, przez co widoczne s\u0105 styki. P\u0142yta rozdzielcza \u0142\u0105czy si\u0119 z tym z\u0142\u0105czem dwiema 49-stykowymi elastycznymi ta\u015bmami u do\u0142u (widoczna tylko przednia ta\u015bma). Inne elastyczne kable rozprowadzaj\u0105 sygna\u0142y do p\u0142yty X-sterownika (po lewej), p\u0142yty Y-sterownika (po prawej), p\u0142yty wzmacniacza odczytu (u g\u00f3ry) i p\u0142yty blokady (u do\u0142u). 20 kondensator\u00f3w na p\u0142ycie filtruje zasilanie dostarczane do modu\u0142u pami\u0119ci.<\/p>\n

\"Pami\u0119\u0107
\nP\u0142yta wej\u015bcia\/wyj\u015bcia mi\u0119dzy modu\u0142em pami\u0119ci a reszt\u0105 komputera. Zielone z\u0142\u0105cze na dole \u0142\u0105czy si\u0119 z komputerem, a te sygna\u0142y s\u0105 kierowane przez p\u0142askie kable do innych cz\u0119\u015bci modu\u0142u pami\u0119ci.<\/i> <\/p>\n

Wnioski<\/h2>\n

\nG\u0142\u00f3wny modu\u0142 pami\u0119ci LVDC zapewnia\u0142 kompaktowe, niezawodne przechowywanie. W dolnej cz\u0119\u015bci komputera mo\u017cna by\u0142o zmie\u015bci\u0107 do 8 modu\u0142\u00f3w pami\u0119ci. Pozwoli\u0142o to komputerowi na przechowywanie 32. kilowords. <\/a><\/noindex>26-bitowych s\u0142\u00f3w lub 16 kiloword\u00f3w w nadmiarowym, wysoko niezawodnym trybie \u201edupleksowym\u201d.<\/p>\n

Jedn\u0105 interesuj\u0105c\u0105 cech\u0105 LVDC by\u0142o to, \u017ce modu\u0142y pami\u0119ci mo\u017cna lustrzanie odbija\u0107 w celu zapewnienia niezawodno\u015bci. W trybie \u201edupleksowym\u201d ka\u017cde s\u0142owo by\u0142o przechowywane w dw\u00f3ch modu\u0142ach pami\u0119ci. Je\u015bli w jednym module wyst\u0105pi\u0142 b\u0142\u0105d, poprawne s\u0142owo mog\u0142o by\u0107 uzyskane z drugiego modu\u0142u. Cho\u0107 to zapewnia\u0142o niezawodno\u015b\u0107, zmniejsza\u0142o dost\u0119pno\u015b\u0107 pami\u0119ci o po\u0142ow\u0119. Alternatywnie modu\u0142y pami\u0119ci mog\u0105 by\u0107 u\u017cywane w trybie \u201esimpelksowym\u201d, w kt\u00f3rym ka\u017cde s\u0142owo jest przechowywane raz.<\/p>\n

\"Pami\u0119\u0107
\nLVDC pomie\u015bci\u0142 do o\u015bmiu modu\u0142\u00f3w pami\u0119ci procesora.<\/i> <\/p>\n

Modu\u0142 pami\u0119ci na rdzeniach magnetycznych pozwala uzyska\u0107 wizualizacj\u0119 czasu, kiedy do przechowywania 8 KB potrzebny by\u0142 5-funtowy (2,3 kg) modu\u0142. Niemniej jednak, ta pami\u0119\u0107 by\u0142a do\u015b\u0107 zaawansowana jak na swoje czasy. Takie urz\u0105dzenia przesta\u0142y by\u0107 u\u017cywane w latach 70. XX wieku wraz z pojawieniem si\u0119 p\u00f3\u0142przewodnikowej pami\u0119ci DRAM.<\/p>\n

Zawarto\u015b\u0107 pami\u0119ci RAM jest zachowywana po od\u0142\u0105czeniu zasilania, dlatego istnieje du\u017ce prawdopodobie\u0144stwo, \u017ce modu\u0142 wci\u0105\u017c przechowuje oprogramowanie od momentu ostatniego u\u017cycia komputera. Tak, mo\u017cna tam znale\u017a\u0107 co\u015b interesuj\u0105cego nawet po dziesi\u0119cioleciach. By\u0142oby ciekawie spr\u00f3bowa\u0107 odzyska\u0107 te dane, ale uszkodzona p\u0142ytka stwarza problem, wi\u0119c prawdopodobnie nie uda si\u0119 wydoby\u0107 zawarto\u015bci z modu\u0142u pami\u0119ci przez jeszcze wiele lat.<\/p>\n

Co jeszcze ciekawego mo\u017cna przeczyta\u0107 na blogu Cloud4Y<\/a><\/noindex><\/b><\/p>\n

\u2192 Easter eggs na mapach topograficznych Szwajcarii<\/a><\/noindex>
\n\u2192 Marki komputerowe lat 90-tych, cz. 1<\/a><\/noindex>
\n\u2192 Jak mama hakera dosta\u0142a si\u0119 do wi\u0119zienia i zainfekowa\u0142a komputer naczelnika <\/a><\/noindex>
\n\u2192 Diagnostyka po\u0142\u0105cze\u0144 sieciowych na wirtualnym routerze EDGE.<\/a><\/noindex>
\n\u2192 Jak bank zosta\u0142 \"zepsuty\".<\/a><\/noindex><\/p>\n

Subskrybuj nasz Telegram<\/a><\/noindex>- kana\u0142, aby nie przegapi\u0107 kolejnego artyku\u0142u! Piszemu nie cz\u0119\u015bciej ni\u017c dwa razy w tygodniu i tylko w istotnych sprawach. Przypominamy r\u00f3wnie\u017c, \u017ce Cloud4Y mo\u017ce zapewni\u0107 bezpieczny i niezawodny zdalny dost\u0119p do aplikacji biznesowych i informacji niezb\u0119dnych do zapewnienia ci\u0105g\u0142o\u015bci us\u0142ug. Praca zdalna to dodatkowa bariera na drodze do rozprzestrzeniania si\u0119 koronawirusa. Szczeg\u00f3\u0142y uzyskasz u naszych mened\u017cer\u00f3w.
\n
\u0179r\u00f3d\u0142o: habr.com<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"

\u041a\u043e\u043c\u043f\u044c\u044e\u0442\u0435\u0440, \u0440\u0430\u0431\u043e\u0442\u0430\u0432\u0448\u0438\u0439 \u0432 \u0440\u0430\u043a\u0435\u0442\u0435-\u043d\u043e\u0441\u0438\u0442\u0435\u043b\u0435 (Launch Vehicle Digital Computer, LVDC), \u0441\u044b\u0433\u0440\u0430\u043b \u043a\u043b\u044e\u0447\u0435\u0432\u0443\u044e \u0440\u043e\u043b\u044c \u0432 \u043b\u0443\u043d\u043d\u043e\u0439 \u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u0435 \u00ab\u0410\u043f\u043e\u043b\u043b\u043e\u043d\u00bb, \u0443\u043f\u0440\u0430\u0432\u043b\u044f\u044f \u0440\u0430\u043a\u0435\u0442\u043e\u0439 \u0421\u0430\u0442\u0443\u0440\u043d 5. \u041a\u0430\u043a \u0438 \u0431\u043e\u043b\u044c\u0448\u0438\u043d\u0441\u0442\u0432\u043e \u043a\u043e\u043c\u043f\u044c\u044e\u0442\u0435\u0440\u043e\u0432 \u0442\u043e\u0433\u043e \u0432\u0440\u0435\u043c\u0435\u043d\u0438, \u043e\u043d \u0441\u043e\u0445\u0440\u0430\u043d\u044f\u043b \u0434\u0430\u043d\u043d\u044b\u0435 \u0432 \u043a\u0440\u043e\u0448\u0435\u0447\u043d\u044b\u0445 \u043c\u0430\u0433\u043d\u0438\u0442\u043d\u044b\u0445 \u0441\u0435\u0440\u0434\u0435\u0447\u043d\u0438\u043a\u0430\u0445. \u0412 \u044d\u0442\u043e\u0439 \u0441\u0442\u0430\u0442\u044c\u0435 Cloud4Y \u0440\u0430\u0441\u0441\u043a\u0430\u0437\u044b\u0432\u0430\u0435\u0442 \u043f\u0440\u043e \u043c\u043e\u0434\u0443\u043b\u044c \u043f\u0430\u043c\u044f\u0442\u0438 LVDC \u0438\u0437 \u0440\u043e\u0441\u043a\u043e\u0448\u043d\u043e\u0439 \u043a\u043e\u043b\u043b\u0435\u043a\u0446\u0438\u0438 \u0421\u0442\u0438\u0432\u0430 \u0414\u0436\u0443\u0440\u0432\u0435\u0442\u0441\u043e\u043d\u0430. \u042d\u0442\u043e\u0442 \u043c\u043e\u0434\u0443\u043b\u044c \u043f\u0430\u043c\u044f\u0442\u0438 \u0431\u044b\u043b \u0443\u0441\u043e\u0432\u0435\u0440\u0448\u0435\u043d\u0441\u0442\u0432\u043e\u0432\u0430\u043d \u0432 \u0441\u0435\u0440\u0435\u0434\u0438\u043d\u0435 1960-\u0445 […]<\/p>\n","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"author":1,"featured_media":74592,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[688],"tags":[],"class_list":["post-74591","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-administrirovanie"],"aioseo_notices":[],"aioseo_head":"\n\t\t\n\t\n\t\n\t\n\t\n\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\n","aioseo_head_json":{"title":"\ud83e\udd47Pami\u0119\u0107 na rdzeniach magnetycznych w rakiecie Saturn 5 | ProHoster","description":"Komputer, kt\u00f3ry pracowa\u0142 w rakiecie no\u015bnej.","canonical_url":"https:\/\/prohoster.info\/pl\/blog\/administrirovanie\/pamyat-na-magnitnyh-serdechnikah-v-rakete-saturn-5","robots":"max-image-preview:large","keywords":"","webmasterTools":{"miscellaneous":""},"schema":null,"og:locale":"pl_PL","og:site_name":"ProHoster | \u041a\u0443\u043f\u0438\u0442\u044c \u043d\u0430\u0434\u0435\u0436\u043d\u044b\u0439 \u0445\u043e\u0441\u0442\u0438\u043d\u0433 \u0434\u043b\u044f \u0441\u0430\u0439\u0442\u043e\u0432 \u0441 \u0437\u0430\u0449\u0438\u0442\u043e\u0439 \u043e\u0442 DDoS, VPS VDS \u0441\u0435\u0440\u0432\u0435\u0440\u044b","og:type":"article","og:title":"\ud83e\udd47\u041f\u0430\u043c\u044f\u0442\u044c \u043d\u0430 \u043c\u0430\u0433\u043d\u0438\u0442\u043d\u044b\u0445 \u0441\u0435\u0440\u0434\u0435\u0447\u043d\u0438\u043a\u0430\u0445 \u0432 \u0440\u0430\u043a\u0435\u0442\u0435 \u0421\u0430\u0442\u0443\u0440\u043d 5 | ProHoster","og:description":"\u041a\u043e\u043c\u043f\u044c\u044e\u0442\u0435\u0440, \u0440\u0430\u0431\u043e\u0442\u0430\u0432\u0448\u0438\u0439 \u0432 \u0440\u0430\u043a\u0435\u0442\u0435-\u043d\u043e\u0441\u0438\u0442\u0435\u043b\u0435.","og:url":"https:\/\/prohoster.info\/pl\/blog\/administrirovanie\/pamyat-na-magnitnyh-serdechnikah-v-rakete-saturn-5","og:image":"https:\/\/prohoster.info\/wp-content\/uploads\/2021\/11\/logo-350.jpg","og:image:secure_url":"https:\/\/prohoster.info\/wp-content\/uploads\/2021\/11\/logo-350.jpg","og:image:width":350,"og:image:height":350,"article:published_time":"2020-03-18T17:42:50+00:00","article:modified_time":"2020-03-18T17:42:50+00:00","article:publisher":"https:\/\/www.facebook.com\/prohoster","article:author":"https:\/\/www.facebook.com\/prohoster"},"aioseo_meta_data":{"post_id":"74591","title":null,"description":null,"keywords":null,"keyphrases":null,"primary_term":null,"canonical_url":null,"og_title":null,"og_description":null,"og_object_type":"default","og_image_type":"default","og_image_url":null,"og_image_width":null,"og_image_height":null,"og_image_custom_url":null,"og_image_custom_fields":null,"og_video":null,"og_custom_url":null,"og_article_section":null,"og_article_tags":null,"twitter_use_og":false,"twitter_card":"default","twitter_image_type":"default","twitter_image_url":null,"twitter_image_custom_url":null,"twitter_image_custom_fields":null,"twitter_title":null,"twitter_description":null,"schema":{"blockGraphs":[],"customGraphs":[],"default":{"data":{"Article":[],"Course":[],"Dataset":[],"FAQPage":[],"Movie":[],"Person":[],"Product":[],"ProductReview":[],"Car":[],"Recipe":[],"Service":[],"SoftwareApplication":[],"WebPage":[]},"graphName":"","isEnabled":true},"graphs":[]},"schema_type":null,"schema_type_options":null,"pillar_content":false,"robots_default":true,"robots_noindex":false,"robots_noarchive":false,"robots_nosnippet":false,"robots_nofollow":false,"robots_noimageindex":false,"robots_noodp":false,"robots_notranslate":false,"robots_max_snippet":null,"robots_max_videopreview":null,"robots_max_imagepreview":"large","priority":null,"frequency":null,"local_seo":null,"seo_analyzer_scan_date":null,"breadcrumb_settings":null,"limit_modified_date":false,"reviewed_by":null,"ai":null,"created":"2021-02-28 18:11:26","updated":"2022-09-30 00:27:06","focus_keyword":null,"additional_keywords":null,"truseo_locale":null},"gt_translate_keys":[{"key":"link","format":"url"}],"_links":{"self":[{"href":"https:\/\/prohoster.info\/pl\/wp-json\/wp\/v2\/posts\/74591","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/prohoster.info\/pl\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/prohoster.info\/pl\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/prohoster.info\/pl\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/prohoster.info\/pl\/wp-json\/wp\/v2\/comments?post=74591"}],"version-history":[{"count":0,"href":"https:\/\/prohoster.info\/pl\/wp-json\/wp\/v2\/posts\/74591\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/prohoster.info\/pl\/wp-json\/wp\/v2\/media\/74592"}],"wp:attachment":[{"href":"https:\/\/prohoster.info\/pl\/wp-json\/wp\/v2\/media?parent=74591"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/prohoster.info\/pl\/wp-json\/wp\/v2\/categories?post=74591"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/prohoster.info\/pl\/wp-json\/wp\/v2\/tags?post=74591"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}