{"id":99704,"date":"2021-04-12T16:22:52","date_gmt":"2021-04-12T14:22:52","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/inicziativa-po-razvitiyu-otkrytyh-proektov-dlya-fpga"},"modified":"2021-04-12T16:22:52","modified_gmt":"2021-04-12T14:22:52","slug":"inicziativa-po-razvitiyu-otkrytyh-proektov-dlya-fpga","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pl\/blog\/news\/inicziativa-po-razvitiyu-otkrytyh-proektov-dlya-fpga","title":{"rendered":"Inicjatywa rozwoju otwartych projekt\u00f3w dla FPGA","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Og\u0142oszono utworzenie nowej organizacji non-profit Open-Source FPGA Foundation (OSFPGA), kt\u00f3ra ma na celu rozw\u00f3j, promocj\u0119 i stworzenie \u015brodowiska do wsp\u00f3lnego opracowywania otwartych rozwi\u0105za\u0144 sprz\u0119towych i programowych zwi\u0105zanych z wykorzystaniem programowalnych uk\u0142ad\u00f3w logicznych FPGA (programowalna macierz logiczna), kt\u00f3re umo\u017cliwiaj\u0105 ponowne programowanie logiki dzia\u0142ania po wyprodukowaniu chipu. Kluczowe operacje binarne (AND, NAND, OR, NOR i XOR) w takich chipach s\u0105 realizowane za pomoc\u0105 bramek logicznych (prze\u0142\u0105cznik\u00f3w) posiadaj\u0105cych wiele wej\u015b\u0107 i jedno wyj\u015bcie, a konfiguracja po\u0142\u0105cze\u0144 pomi\u0119dzy nimi mo\u017ce by\u0107 zmieniana programowo. <\/p>\n
W gronie za\u0142o\u017cycieli organizacji OSFPGA znale\u017ali si\u0119 niekt\u00f3rzy znani badacze technologii zwi\u0105zanych z FPGA, reprezentuj\u0105cy takie firmy i projekty, jak EPFL, QuickLogic, Zero ASIC i GSG Group. Pod auspicjami nowej organizacji rozwijany b\u0119dzie zestaw otwartych i darmowych narz\u0119dzi do szybkiego prototypowania opartego na chipach FPGA oraz wsparcie dla narz\u0119dzi do automatyzacji projektowania elektroniki (EDA). Organizacja b\u0119dzie r\u00f3wnie\u017c koordynowa\u0107 wsp\u00f3lne opracowywanie otwartych standard\u00f3w zwi\u0105zanych z FPGA, zapewniaj\u0105c firmom neutraln\u0105 przestrze\u0144 do wymiany do\u015bwiadcze\u0144 i technologii. <\/p>\n
Oczekuje si\u0119, \u017ce dzi\u0119ki dzia\u0142alno\u015bci OSFPGA firmy produkuj\u0105ce chipy b\u0119d\u0105 mog\u0142y zredukowa\u0107 niekt\u00f3re procesy in\u017cynieryjne przy produkcji FPGA, a deweloperzy gotowych rozwi\u0105za\u0144 otrzymaj\u0105 gotowy, konfigurowalny stos oprogramowania dla FPGA, co u\u0142atwi wsp\u00f3\u0142prac\u0119 w zakresie tworzenia nowych, wysokiej jako\u015bci architektur. Zaznaczone zosta\u0142o, \u017ce w otwartych narz\u0119dziach udost\u0119pnianych przez organizacj\u0119 OSFPGA b\u0119dzie utrzymywany najwy\u017cszy poziom jako\u015bci, spe\u0142niaj\u0105cy lub przewy\u017cszaj\u0105cy wymagania standard\u00f3w przemys\u0142owych. <\/p>\n
G\u0142\u00f3wne cele Open-Source FPGA Foundation: <\/p>\n
\n
Zapewnienie zasob\u00f3w i infrastruktury do opracowania zestawu narz\u0119dzi zwi\u0105zanych ze sprz\u0119tem i oprogramowaniem FPGA.\n
Promowanie stosowania tych narz\u0119dzi poprzez organizacj\u0119 r\u00f3\u017cnych wydarze\u0144.\n
Zapewnienie wsparcia, rozwoju i otwarto\u015bci narz\u0119dzi do badania nowoczesnych architektur FPGA, jak r\u00f3wnie\u017c zwi\u0105zanych z nimi opracowa\u0144 sprz\u0119towych i programowych.\n
Utrzymanie katalogu publicznych architektur FPGA, technologii projektowania i konstrukcji p\u0142yt, zapo\u017cyczonych z publikacji i opis\u00f3w wygas\u0142ych patent\u00f3w.\n
Przygotowanie i udost\u0119pnienie materia\u0142\u00f3w szkoleniowych, kt\u00f3re pomagaj\u0105 w tworzeniu spo\u0142eczno\u015bci zainteresowanych programist\u00f3w.\n
U\u0142atwienie wsp\u00f3\u0142pracy z producentami chip\u00f3w w celu obni\u017cenia koszt\u00f3w oraz skr\u00f3cenia czasu testowania i weryfikacji nowych architektur FPGA i sprz\u0119tu. <\/ul>\n
Powi\u0105zane z projektem otwarte narz\u0119dzia: <\/p>\n
\n
OpenFPGA \u2014 zestaw do automatyzacji projektowania urz\u0105dze\u0144 elektronicznych (EDA) dla FPGA, wspieraj\u0105cy generacj\u0119 zawarto\u015bci na podstawie opis\u00f3w w j\u0119zyku Verilog.\n
1st CLaaS \u2014 framework umo\u017cliwiaj\u0105cy wykorzystanie FPGA do tworzenia sprz\u0119towych akcelerator\u00f3w dla aplikacji webowych i chmurowych.\n
Verilog-to-Routing (VTR) \u2014 narz\u0119dzie, kt\u00f3re pozwala na podstawie opisu w j\u0119zyku Verilog utworzy\u0107 konfiguracj\u0119 wybranego FPGA.\n
Symbiflow \u2014 narz\u0119dzie do opracowywania rozwi\u0105za\u0144 oprogramowania na bazie FPGA Xilinx 7, Lattice iCE40, Lattice ECP5 i QuickLogic EOS S3.\n
Yosys \u2014 framework do syntezowania Verilog RTL dla typowych obszar\u00f3w zastosowa\u0144.\n
EPFL \u2014 kolekcja bibliotek do opracowywania aplikacji logicznego syntezy.\n
LSOracle \u2014 nak\u0142adka na biblioteki EPFL do optymalizacji wynik\u00f3w logicznej syntezy.\n
Edalize \u2014 narz\u0119dzie w j\u0119zyku Python do interakcji z systemami automatyzacji projektowania urz\u0105dze\u0144 elektronicznych (EDA) oraz generacji plik\u00f3w projekt\u00f3w.\n
GHDL \u2014 kompilator, analizator, symulator i syntezator dla j\u0119zyka opisu sprz\u0119tu VHDL.\n
VerilogCreator \u2014 wtyczka do QtCreator, przekszta\u0142caj\u0105ca t\u0119 aplikacj\u0119 w \u015brodowisko do programowania w j\u0119zyku Verilog 2005.\n
FuseSoC \u2014 mened\u017cer pakiet\u00f3w dla kodu HDL (Hardware Description Language) oraz narz\u0119dzie do abstrakcji budowy dla FPGA\/ASIC.\n
SOFA (Skywater Open-source FPGA) \u2014 zestaw otwartych FPGA IP (Intellectual Property), stworzonych z u\u017cyciem Skywater PDK oraz frameworka OpenFPGA.\n
openFPGALoader \u2014 narz\u0119dzie do programowania FPGA.\n
LiteDRAM \u2014 konfigurowalny IP Core dla FPGA z implementacj\u0105 DRAM. <\/ul>\n
Dodatkowo warto wspomnie\u0107 o projekcie Main_MiSTer, kt\u00f3ry umo\u017cliwia symulacj\u0119 sprz\u0119tu starych konsol do gier i klasycznych komputer\u00f3w dzi\u0119ki p\u0142ytce FPGA DE10-Nano pod\u0142\u0105czonej do telewizora lub monitora. W przeciwie\u0144stwie do uruchamiania emulator\u00f3w, zastosowanie FPGA pozwala na odtworzenie oryginalnego \u015brodowiska sprz\u0119towego, na kt\u00f3rym mo\u017cna uruchomi\u0107 dost\u0119pne obrazy systemu i aplikacje dla starych platform sprz\u0119towych. \n \u0179r\u00f3d\u0142o: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"