دا امکان نلري چې څوک به د دې حقیقت سره استدلال وکړي چې د دودیز LSIs (ASICs) ډیزاین کول د ساده او ګړندي پروسې څخه لرې دي. مګر زه غواړم او دا ګړندۍ ته اړتیا لرم: نن ما یو الګوریتم خپور کړ، او یوه اونۍ وروسته ما بشپړ شوی ډیجیټل پروژه واخیسته. حقیقت دا دی چې خورا تخصصي LSIs نږدې یو واحد محصول دی. دا په ندرت سره د ملیونونو ګروپونو ته اړتیا لري ، چې تاسو کولی شئ د اړتیا په توګه څومره پیسې او بشري سرچینې مصرف کړئ ، که اړتیا وي په لنډ ممکن وخت کې ترسره شي. تخصصي ASICs، او له همدې امله د دوی د دندو د حل لپاره خورا اغیزمن دي، باید د پراختیا لپاره ارزانه وي، کوم چې د ماشین زده کړې د پراختیا په اوسني پړاو کې خورا مهم دی. پدې مخ کې ، د کمپیوټر بازار لخوا راټول شوي سامانونه او په ځانګړي توګه د ماشین زده کړې (ML) په برخه کې د GPU پرمختګونه نور نشي مخنیوی کیدی.
د ML دندو لپاره د ASICs ډیزاین ګړندی کولو لپاره ، DARPA یو نوی پروګرام رامینځته کوي - د ریښتیني وخت ماشین زده کړې (RTML). د ریښتیني وخت ماشین زده کړې برنامه کې د کمپیلر یا سافټویر پلیټ فارم رامینځته کول شامل دي چې کولی شي په اوتومات ډول د ځانګړي ML چوکاټ لپاره د چپ جوړښت ډیزاین کړي. پلیټ فارم باید په اوتومات ډول د وړاندیز شوي ماشین زده کړې الګوریتم تحلیل کړي او د دې الګوریتم روزنې لپاره ډیټا سیټ کړي ، له هغې وروسته باید په ویریلوګ کې کوډ تولید کړي ترڅو یو ځانګړی ASIC رامینځته کړي. د ML الګوریتم پراختیا کونکي د چپ ډیزاینرانو پوهه نلري ، او ډیزاینران په ندرت سره د ماشین زده کړې اصولو سره اشنا دي. د RTML برنامه باید د دې ډاډ ترلاسه کولو کې مرسته وکړي چې دواړه ګټې د ماشین زده کړې لپاره په اتوماتیک ASIC پراختیایی پلیټ فارم کې یوځای شوي.
د RTML برنامې د ژوند دورې په جریان کې ، موندل شوي حلونه به په دوه اصلي غوښتنلیک ساحو کې ازموینې ته اړتیا ولري: 5G شبکې او د عکس پروسس کول. همچنان ، د RTML برنامه او د ML سرعت کونکي اتومات ډیزاین لپاره رامینځته شوي سافټویر پلیټ فارمونه به د نوي ML الګوریتمونو او ډیټاسیټونو رامینځته کولو او ازموینې لپاره وکارول شي. په دې توګه، حتی د سیلیکون ډیزاین کولو دمخه، دا به ممکنه وي چې د نوي چوکاټونو امکانات ارزونه وکړي. د RTML پروګرام کې د DARPA شریک به د ملي ساینس بنسټ (NSF) وي، کوم چې د ماشین زده کړې ستونزې او د ML الګوریتمونو پراختیا کې هم دخیل دی. پرمختللی کمپیلر به NSF ته لیږدول کیږي، او بیرته DARPA تمه لري چې د ML الګوریتمونو ډیزاین کولو لپاره یو کمپیلر او پلیټ فارم ترلاسه کړي. په راتلونکي کې ، د هارډویر ډیزاین او د الګوریتمونو رامینځته کول به یو مدغم حل شي ، کوم چې به د ماشین سیسټمونو رامینځته کیدو لامل شي چې په ریښتیني وخت کې پخپله زده کړه کوي.
سرچینه: 3dnews.ru