Foi lançado o projeto CoreBoot 4.14, que desenvolve uma alternativa livre para firmwares e BIOS proprietários. Na criação desta nova versão, 215 desenvolvedores participaram, que prepararam 3660 alterações.
Principais novidades:
- Foi implementado suporte inicial para APU AMD Cezanne e realizada uma reestruturação geral do código para suporte ao SoC da AMD. O código padrão para SoC da AMD foi unificado, o que permitiu que o código para AMD Cezanne utilizasse componentes já existentes para SoC Picasso.
- O suporte para processadores de servidor Intel Xeon Scalable (Xeon-SP) de segunda e terceira gerações — SkyLake-SP (SKX-SP) e CooperLake-SP (CPX-SP) — foi estabilizado e reconhecido como pronto para implementações em produção. O código SKX-SP é utilizado para suportar placas-mãe OCP TiogaPass, enquanto o CPX-SP é utilizado para OCP DeltaLake. A base de código foi otimizada e unificada para suportar diferentes gerações de Xeon-SP.
- Foi adicionado suporte para 42 placas-mãe, das quais 25 são usadas em dispositivos com Chrome OS ou em servidores Google. Entre as placas não relacionadas ao Google estão:
- AMD Bilby e AMD Majolica;
- GIGABYTE GA-D510UD;
- HP 280 G2;
- Intel Alderlake-M RVP, Intel Alderlake-M RVP, Intel Elkhartlake LPDDR4x CRB e Intel shadowmountain;
- Kontron COMe-mAL10;
- MSI H81M-P33 (MS-7817 v1.2);
- Pine64 ROCKPro64;
- Purism Librem 14;
- System76 darp5, galp3-c, gaze15, oryp5 e oryp6.
- O suporte para placas-mãe Intel Cannonlake U LPDDR4 RVP, Intel Cannonlake U LPDDR4 RVP e Google Boldar foi encerrado.
- Foi apresentado um framework centralizado ACPI GNVS, que é utilizado em vez dos manipuladores SMI APM_CNT_GNVS_UDPATE e agora é usado para inicializar elementos padrão das tabelas ACPI GNVS.
- O formato do sistema de arquivos CBFS, usado para armazenar componentes do Coreboot no Flash, foi alterado. As mudanças refletem a preparação para a implementação de uma possibilidade de assinatura digital de arquivos individuais.
Fonte: opennet.ru
