É difícil que alguém discorde que o projeto de circuitos integrados específicos para aplicações (ASIC) não é um processo simples e rápido. No entanto, é desejável acelerar esse processo: hoje, um algoritmo é gerado e, na semana seguinte, um projeto digital pronto é retirado. O fato é que os ASIC superespecializados são quase produtos únicos. Eles raramente são úteis em grandes quantidades, nas quais se pode investir qualquer quantia de dinheiro e recursos humanos, se for necessário fazê-lo rapidamente. ASIC especializados, e por isso mais eficazes para resolver suas tarefas, devem ser desenvolvidos a um custo menor, o que se torna extremamente relevante na fase atual de desenvolvimento do aprendizado de máquina. Nesse campo, já não podemos contar apenas com o conhecimento acumulado pelo mercado de computadores e, especialmente, com os avanços em unidades de processamento gráfico (GPU) na área do aprendizado de máquina (ML).
Para acelerar o projeto de ASIC para tarefas de ML, a agência DARPA criou um novo programa - Aprendizado de Máquina em Tempo Real (RTML). O programa de aprendizado de máquina em tempo real prevê o desenvolvimento de um compilador ou plataforma de software capaz de projetar automaticamente a arquitetura do chip para um determinado framework de ML. A plataforma deve analisar automaticamente o algoritmo proposto para aprendizado de máquina e o conjunto de dados de treinamento para esse algoritmo, após o que, em Verilog, deve gerar o código para criar um ASIC especializado. Especialistas em desenvolvimento de algoritmos de ML não possuem conhecimentos de projetistas de chips, e os projetistas raramente estão familiarizados com os princípios de aprendizado de máquina. O programa RTML deve facilitar a fusão das vantagens de ambos em uma plataforma automatizada de desenvolvimento de ASIC para aprendizado de máquina.
Durante o ciclo de vida do programa RTML, as soluções encontradas devem ser testadas em duas principais áreas de aplicação: operação em redes 5G e processamento de imagens. Além disso, o programa RTML e as plataformas de software criadas para o design automático de aceleradores de ML serão usados para desenvolver e testar novos algoritmos de ML e conjuntos de dados. Assim, mesmo antes do design do 'silício', será possível avaliar as perspectivas de novas estruturas. O parceiro da DARPA no programa RTML será a Fundação Nacional de Ciência (NSF), que também está envolvida em problemas de aprendizado de máquina e desenvolvimento de algoritmos de ML. O compilador desenvolvido será enviado para a NSF, enquanto a DARPA espera receber de volta um compilador e uma plataforma para o design de algoritmos de ML. No futuro, o design de hardware e a criação de algoritmos serão uma solução integrada, o que levará ao surgimento de sistemas de máquinas autoaprendizes em tempo real.
Fonte: 3dnews.ru
