A ARM apresentou o seu mais recente design de processador — Cortex-A77. Assim como o Cortex-A76 do ano passado, esse núcleo é destinado a tarefas de alto desempenho em smartphones e uma variedade de dispositivos. O foco do desenvolvedor é aumentar o número de comandos executados por ciclo (IPC). As frequências de clock e o consumo de energia permaneceram aproximadamente no mesmo nível do Cortex-A76.
Atualmente, a ARM está rapidamente visando aumentar o desempenho de seus núcleos. Segundo seus planos, desde o Cortex-A73 de 2016 até o design Hercules de 2020, a empresa pretende aumentar a potência da CPU em 2,5 vezes. As transições de 16 nm para 10 nm e, em seguida, para 7 nm já permitiram aumentar a frequência de clock, e combinadas com a arquitetura Cortex-A75 e depois o Cortex-A76, estima-se que a ARM alcançou um aumento de desempenho de 1,8 vezes até hoje. Agora, o núcleo Cortex-A77 permitirá que, devido ao aumento do IPC, o desempenho seja aumentado ainda mais em 20% com a mesma frequência de clock. Ou seja, um aumento de 2,5 vezes em 2020 se torna perfeitamente viável.
Apesar do aumento de IPC de 20%, a ARM estima que o consumo de energia do A77 não aumentou. O compromisso aqui é que a área do chip A77 é aproximadamente 17% maior que a do A76, mantendo as mesmas normas tecnológicas. Como resultado, o custo de cada núcleo aumentará um pouco. Se compararmos a realização da ARM com os líderes do setor, é importante mencionar que a AMD alcançou um aumento de IPC de 15% no Zen 2 em comparação com o Zen+, enquanto o IPC dos núcleos Intel tem permanecido relativamente constante ao longo dos anos.
A janela de execução com alteração na sequência de comandos (out-of-order window size) foi aumentada em 25%, para 160 unidades, permitindo que o núcleo aumente o paralelismo dos cálculos. Mesmo no Cortex-A76 já havia um grande buffer de endereços de desvio (Branch Target Buffer), e no Cortex-A77 ele foi aumentado em 33%, para 8 KB, o que permite que o bloco de predição de desvios lide eficazmente com o aumento do número de instruções paralelas.
Uma das inovações mais interessantes é o novo cache de 1,5 kB, onde são armazenadas macrooperações (MOP) retornadas do módulo de decodificação. A arquitetura do processador ARM decodifica instruções de um aplicativo de usuário em macrooperações menores, e depois as divide em microoperações que são passadas para o núcleo de execução. O cache MOP é utilizado para reduzir o impacto de desvios perdidos e reinicializações, pois agora as macrooperações são armazenadas em um bloco separado e não requerem redecodificação — aumentando assim a capacidade total do núcleo. Em algumas cargas de trabalho, o novo bloco é um complemento extremamente útil ao cache de instruções padrão.
Foi adicionado um quarto bloco ALU e um segundo bloco de desvios no núcleo de execução. O quarto ALU aumenta a capacidade total do processador em 1,5 vezes, permitindo a execução de instruções de ciclo único (como ADD e SUB) e operações inteiras de dois ciclos, como multiplicação. Os outros dois ALUs podem processar apenas instruções básicas de ciclo único, enquanto o último bloco é carregado com operações matemáticas mais complexas, como divisão e multiplicação acumulativa. O segundo bloco de desvios dentro do núcleo de execução dobra o número de desvios simultâneos que o núcleo pode gerenciar, o que é útil em situações em que dois dos seis comandos enviados são desvios. Testes internos na ARM mostraram um ganho de desempenho com o uso desse segundo bloco de desvios.
Entre outras mudanças no núcleo, está a adição de um segundo pipeline para criptografia AES, aumento da largura de banda da memória, um mecanismo aprimorado de pré-busca de dados de próxima geração, permitindo melhorar a eficiência energética e, ao mesmo tempo, aumentar a largura de banda do sistema DRAM, otimizações no funcionamento do cache e assim por diante.
O maior ganho é observado no Cortex-A77 em operações inteiras e cálculos de ponto flutuante. Isso é confirmado por testes internos da ARM no SPEC, que mostraram um aumento de desempenho de 20% e 35% em operações inteiras e cálculos de ponto flutuante, respectivamente. As melhorias na largura de banda de memória estão na faixa de 15 a 20%. No geral, as otimizações e modificações no A77 dão um aumento médio de 20% no desempenho em comparação com a geração anterior. Com novas normas de tecnologia como 7 nm ULV, podemos obter vantagens adicionais nos chips finais.
A ARM projetou o Cortex-A77 para trabalhar em conjunto 4+4 big.LITTLE (4 núcleos poderosos e 4 núcleos simples e eficientes em termos de energia). No entanto, considerando a área aumentada da nova arquitetura, muitos fabricantes, visando economia, podem apresentar combinações 1+3+4 ou 2+2+4, que já estão sendo amplamente praticadas, onde apenas um ou dois núcleos serão A77 completos e não reduzidos.
Fonte: 3dnews.ru
