Com a aproximação da barreira na produção de chips, que é a impossibilidade de continuar reduzindo a escala dos processos tecnológicos, a embalagem multichip de cristais se torna primordial. O desempenho dos processadores do futuro será medido pela complexidade ou, melhor dizendo, pela complexidade das soluções. Quanto mais funções forem atribuídas a um pequeno chip de processador, mais poderosa e eficiente será toda a plataforma. Nesse sentido, o próprio processador representará uma plataforma composta por uma variedade de cristais interligados por um barramento de alta velocidade, que será tão rápido e eficiente quanto um único cristal monolítico. Em outras palavras, o processador se tornará tanto a placa-mãe quanto um conjunto de placas de expansão, incluindo memória, periféricos e outros componentes.
A Intel já demonstrou a implementação de duas tecnologias proprietárias para a embalagem espacial de cristais heterogêneos em um único invólucro. Estas são as tecnologias EMIB e . A primeira consiste em pontes de interface embutidas na base de montagem para a disposição horizontal de cristais, enquanto a segunda é uma disposição tridimensional ou empilhada de cristais, incluindo canais verticais de metalização TSV. Com a tecnologia EMIB, a empresa lança FPGAs da geração Stratix X e processadores híbridos Kaby Lake G, e a tecnologia Foveros será aplicada em produtos comerciais na segunda metade do ano corrente. Por exemplo, ela será usada para lançar processadores para laptops Lakefield.
Certamente, a Intel não parará por aí e continuará a desenvolver ativamente tecnologias de embalagem progressiva de cristais. Os concorrentes estão fazendo o mesmo. Tanto a quanto a Samsung estão desenvolvendo tecnologias para a disposição espacial de cristais (chiplets) e pretendem continuar a explorar novas oportunidades.
Recentemente, na conferência SEMICON West, a Intel reafirmou que suas tecnologias de embalagem multichip estão avançando rapidamente. No evento, foram apresentadas três tecnologias cujas implementações ocorrerão em breve. Vale mencionar que nenhuma das três tecnologias se tornará um padrão industrial. Todos os desenvolvimentos da Intel são mantidos internamente, e a empresa oferecerá apenas para clientes sob contrato de fabricação. , afirmou que suas tecnologias de embalagem multicristal estão se desenvolvendo a um bom ritmo. No evento, três tecnologias foram apresentadas, cuja implementação ocorrerá em breve. É importante dizer que essas três tecnologias não se tornarão padrões industriais. Todos os desenvolvimentos da Intel são mantidos em segredo e serão disponibilizados apenas para clientes de produção sob contrato.
A primeira de três novas tecnologias para o empacotamento espacial de chiplets é a Co-EMIB. Esta é uma combinação da tecnologia de pontes de interface EMIB de baixo custo com chiplets Foveros. As estruturas empilhadas multi-chip Foveros podem ser unidas por links horizontais EMIB em sistemas complexos sem prejudicar a largura de banda ou diminuir o desempenho. Na Intel, afirmam que a latência e a largura de banda de todas as interfaces multicamadas não será inferior à de um chip monolítico. De fato, devido à densidade máxima do empilhamento de diferentes chips, o desempenho geral e a eficiência energética da solução e das interfaces serão até superiores aos de uma solução monolítica.
A tecnologia Co-EMIB pode ser implementada pela primeira vez na produção de processadores híbridos Intel para o supercomputador Aurora, que está previsto para entrega no final de 2021 (um projeto conjunto da Intel e da Cray). Um protótipo do processador foi exibido no SEMICON West na forma de um empilhamento de 18 pequenos chips sobre um grande chip (Foveros), com um par deles conectados horizontalmente via EMIB.
A segunda de três novas tecnologias de empacotamento espacial de chips da Intel é chamada de Interconexão Omni-Direcional (ODI). Esta tecnologia consiste essencialmente no uso de interfaces EMIB e Foveros para conectar chips de forma elétrica, tanto horizontal quanto verticalmente. A necessidade de destacar o ODI como um item separado se deve ao fato de que a empresa implementou a alimentação dos chiplets na pilha utilizando conexões TSVs verticais. Essa abordagem permitirá distribuir eficientemente a alimentação. Ao mesmo tempo, a resistência dos canais TSVs de 70 μm para alimentação foi significativamente reduzida, o que diminuirá o número de canais necessários para fornecer energia e liberará espaço no chip para os transistores, por exemplo.
Finalmente, a terceira tecnologia para empacotamento espacial que a Intel anunciou é a interface de cristal a cristal MDIO. Trata-se de um barramento Advanced Interface Bus (AIB) na forma de um nível físico para a troca de sinais entre cristais. Estritamente falando, esta é a segunda geração do barramento AIB, que a Intel está desenvolvendo sob encomenda da DARPA. A primeira geração do AIB foi apresentada em 2017, com a capacidade de transmitir dados a uma velocidade de 2 Gbit/s por contato. O barramento MDIO proporcionará uma troca a uma velocidade de 5,4 Gbit/s. Este link se tornará um concorrente do barramento TSMC LIPINCON. A velocidade de troca do LIPINCON é maior - 8 Gbit/s, mas a Intel MDIO tem uma densidade de Gbyte/s por milímetro superior: 200 contra 67, portanto, a Intel afirma que seu desenvolvimento não é inferior ao do concorrente.
Fonte: 3dnews.ru
