Poucos sabem que a arquitetura de processador ARC é uma das arquiteturas mais utilizadas, ao lado de ARM, MIPS e x86. Desenvolvida na década de 1980, a arquitetura ARC é utilizada em diversos microcontroladores para uma vasta gama de produtos de alta tecnologia, com cerca de de dispositivos.
Recentemente, a Synopsys anunciou uma nova geração de núcleos de processador ARC de 32 e 64 bits, que prometem aumentar o desempenho em comparação com seus predecessores em até três vezes, além de permitir a construção de sistemas em chip com 12 núcleos. Assim, os novos núcleos permitirão à Synopsys competir com a ARM em várias novas frentes.
«Aplicações embarcadas, como controladores para unidades de estado sólido ou equipamentos de rede, estão se tornando cada vez mais complexas, o que exige um aumento significativo de desempenho com consumo de energia e tamanho limitados», disse John Koeter, vice-presidente sênior de marketing e estratégia em propriedade intelectual na Synopsys. «Com o lançamento da nova arquitetura ARCv3 e dos núcleos ARC HS5x e HS6x, os desenvolvedores poderão atender às crescentes demandas de desempenho de seus SoCs hoje e no futuro».
As novas famílias de processadores da Synopsys DesignWare ARC incluem núcleos de 32 bits e núcleos de 64 bits . Os processadores recém-anunciados são destinados a uma ampla gama de aplicações, como controladores para unidades de estado sólido (SSD), controladores de rede, sistemas de piloto automático para veículos, sistemas de entretenimento a bordo e muitos outros. Considerando as crescentes demandas de capacidade de memória, os ARC HD6x de 64 bits permitirão a criação de sistemas com 4,5 PB de DRAM, enquanto dispositivos baseados em ARC HD5x terão que se contentar com capacidades menores. No entanto, os volumes reais de memória suportada serão mais ditados pelo sistema operacional utilizado, e os benefícios visíveis dos CPUs de 64 bits virão de um pipeline mais amplo e de um maior conjunto de registradores.
No que diz respeito às arquiteturas DesignWare ARC HS5x e DesignWare ARC HS6x, elas suportam o conjunto de instruções ARCv3, que pode ser expandido com instruções APEX (ARC Processor EXtensions), caso algum cliente precise de algo específico. Além disso, o ARC HS57D é equipado com um processador de sinal digital ARCv3DSP que suporta 150 instruções. Os novos núcleos têm uma profundidade de pipeline de 10 estágios, podem executar duas instruções por ciclo e também estão equipados com um módulo de operações de ponto flutuante de 128 bits. Assim, as versões mais avançadas dos núcleos suportam cache de segundo nível (L2) de até 16 MB.
Falando em desempenho, a Synopsys declara 3 DMIPS por MHz em cálculos inteiros, além de 5,1 CoreMark por MHz, o que é bastante bom para núcleos miniaturizados com consumo de energia mínimo. Assim, 3 DMIPS por MHz é superior ao de processadores bastante potentes. , enquanto 5,1 CoreMark por MHz é superior ao de qualquer
Os núcleos de processador Synopsys DesignWare ARC HS5x e HS6x | |||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| Conjunto de instruções | ARCv3 | ||||
| Instruções APEX | Suportados | ||||
| Resolução | 32 bits | 64 bits | |||
| Instruções por ciclo | 2 | ||||
| Comprimento do pipeline | 10 estágios | ||||
| DSP | — | ARCv3DSP 150 instruções | — | — | — |
| Precisão do FPU | FP16, FP32, FP64 | ||||
| Cluster de processadores | 12 núcleos | ||||
| Aceleradores por cluster | 16 aceleradores | ||||
| L1 | Cache de instruções + Cache de dados | ||||
| L2 | — | — | 16 MB | — | 16 MB |
| Máximo de memória | 64 GB (dependente do SO) | 4,5 Petabytes | |||
| Frequência (em t/p 16FFC) | 1,8 GHz | ||||
| DMIPS | 5400 DMIPS por núcleo / 3 DMIPS por MHz | ||||
| CoreMark | 9180 CoreMark por núcleo / 5,1 CoreMark por MHz | ||||
Uma das características-chave da nova família DesignWare ARC HS5x e DesignWare ARC HS6x é a capacidade de criar sistemas em chip (SoC) com 12 núcleos de processador de uso geral e 16 aceleradores especializados. Cada núcleo/acelerador em tal processador opera em sua própria frequência de clock e utiliza seu próprio subsistema de alimentação para maximizar a eficiência energética. Juntamente com os novos núcleos, a Synopsys também oferece uma conexão de cache coerente interno com uma taxa de transferência de dados de 800 GB/s.
SoCs baseados na arquitetura ARC não são muito comuns hoje em dia, mas considerando os processos promissores para sistemas de pilotagem automática, armazenamento de dados, gerenciamento de fluxo de dados, a multicore e vários tipos de aceleradores são muito bem-vindos. Isso permitirá que a Synopsys concorra com os núcleos ARM por um lugar em SoCs para essas aplicações, algo que não aconteceu até agora. Assim, os núcleos DesignWare ARC HS5x e DesignWare ARC HS6x já despertaram o interesse do fabricante de SSDs Starblaze.
«Os desenvolvedores de soluções embarcadas de alto desempenho enfrentam constantemente novos desafios para alcançar alta performance enquanto utilizam grandes volumes de memória e enfrentam limitações de consumo de energia e tamanho», disse Bruce Cheng, cientista chefe da Starblaze. «As capacidades dos novos processadores de 32 bits ARC HS5x e dos processadores de 64 bits HS6x da Synopsys em termos de multicore nos permitirão alcançar um novo nível de eficiência energética, que atualmente não é oferecido por outros processadores disponíveis no mercado».
A Synopsys começará a oferecer núcleos ARC HS56, HS57D, HS58, HS66, HS68, bem como suas versões multiprocessadas HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP, a partir do terceiro trimestre de 2020. Além disso, a empresa oferecerá o pacote ARC MetaWare Development Toolkit para criação de chips baseados nesses núcleos, além de um simulador e um verificador para checar a funcionalidade da SoC antes de sua implementação em silício. Quanto ao suporte de sistemas operacionais, os novos núcleos serão compatíveis com várias distribuições do Linux, Zephyr e um variedade de sistemas operacionais proprietários.
Fonte: 3dnews.ru
