A Linux Foundation lançou uma nova direção - a CHIPS Alliance. Como parte deste projeto, a organização desenvolverá o sistema de instrução gratuito RISC-V e tecnologias para a criação de processadores baseados nele. Deixe-nos contar com mais detalhes o que está acontecendo nesta área.
/ foto
Por que surgiu a Aliança CHIPS?
Patches protegendo contra Meltdown e Spectre, em alguns casos servidores em 50%. Ao mesmo tempo, novas variações de vulnerabilidades relacionadas à execução especulativa de comandos ainda estão surgindo. Sobre um deles - Especialistas em segurança da informação apelidaram-no de Spoiler. Esta situação afecta a necessidade de rever as soluções de hardware existentes e as abordagens ao seu desenvolvimento. Em particular, a Intel uma nova arquitetura para seus processadores, não sujeita a Meltdown e Spectre.
A Linux Foundation também não ficou de lado. A organização lançou a sua própria iniciativa, a CHIPS Alliance, cujos membros desenvolverão processadores baseados em RISC-V.
Quais projetos já estão sendo desenvolvidos?
Os membros da CHIPS Alliance incluem Google, Western Digital (WD) e SiFive. Cada um deles apresentou seus próprios desenvolvimentos. Vamos falar sobre alguns deles.
RISCV-DV
A gigante das buscas de TI lançou uma plataforma para testar processadores baseados em RISC-V em código aberto. Solução aleatória equipes que verifique a funcionalidade do dispositivo: teste processos de transição, pilhas de chamadas, - registros, etc.
Por exemplo, responsável por realizar um teste simples de instruções aritméticas:
class riscv_arithmetic_basic_test extends riscv_instr_base_test;
`uvm_component_utils(riscv_arithmetic_basic_test)
`uvm_component_new
virtual function void randomize_cfg();
cfg.instr_cnt = 10000;
cfg.num_of_sub_program = 0;
cfg.no_fence = 1;
cfg.no_data_page = 1'b1;
cfg.no_branch_jump = 1'b1;
`DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,
init_privileged_mode == MACHINE_MODE;
max_nested_loop == 0;)
`uvm_info(`gfn, $sformatf("riscv_instr_gen_config is randomized:n%0s",
cfg.sprint()), UVM_LOW)
endfunction
endclass
Em Para desenvolvedores, a plataforma difere de suas contrapartes porque permite testes sequenciais de todos os componentes do chip, incluindo o bloco de memória.
Protocolo OmniXtend
Este é um protocolo de rede da WD que fornece coerência de cache via Ethernet. permite trocar mensagens diretamente com o cache do processador e é usado para conectar vários tipos de aceleradores: GPU ou FPGA. Também é adequado para criar sistemas baseados em vários chips RISC-V.
Protocolo já suportado orientado para o processamento de dados em data centers. SweRV é um processador superescalar de pipeline duplo de 32 bits construído em uma tecnologia de processo de 28 nm. Cada pipeline possui nove níveis, o que possibilita carregar e executar vários comandos simultaneamente. O dispositivo opera a uma frequência de 1,8 GHz.
Chip de foguete gerador
A solução é da SiFive, fundada pelos desenvolvedores da tecnologia RISC-V. é um gerador de núcleo de processador RISC-V na linguagem Chisel. Ele um conjunto de bibliotecas parametrizadas que são usadas para criar .
Quanto a , então é uma linguagem de descrição de hardware baseada em Scala. Ele gera código Verilog de baixo nível que para processamento em ASIC e FPGA. Assim, permite usar princípios OOP ao desenvolver .
Perspectivas da aliança
Especialistas dizem que a iniciativa da Linux Foundation tornará o mercado de processadores mais democrático e aberto a novos players. Na IDC que a crescente popularidade de tais projetos terá um impacto positivo no desenvolvimento de tecnologias de aprendizagem automática e de sistemas de IA em geral.
/ foto PD
O desenvolvimento de processadores de código aberto também reduzirá o custo de projeto de chips personalizados. No entanto, isso só acontecerá se a comunidade Linux Foundation conseguir atrair desenvolvedores suficientes.
Projetos semelhantes
Outras organizações também estão desenvolvendo projetos relacionados a hardware aberto. Um exemplo é o consórcio CXL, que introduziu o padrão Compute Express Link em meados de março. A tecnologia é análoga ao OmniXtend e também conecta CPU, GPU, FPGA. Para troca de dados, o padrão utiliza o barramento PCIe 5.0.
Outro projeto dedicado ao desenvolvimento de tecnologias de processador é o MIPS Open, lançado em dezembro de 2018. A iniciativa foi criada pela startup Wave Computing. Os desenvolvedores estão planejando Acesso aos conjuntos de comandos MIPS mais recentes de 32 e 64 bits para a comunidade de TI. Início do projeto nos próximos meses.
Em geral, a abordagem de código aberto está se tornando geralmente aceita não apenas para software, mas também para hardware. Esses projetos são apoiados por grandes empresas. Portanto, podemos esperar que num futuro próximo mais dispositivos baseados em padrões de hardware abertos apareçam no mercado.
Últimas postagens do nosso blog corporativo:
Postagens do nosso canal Telegram:
Fonte: habr.com