O Launch Vehicle Digital Computer (LVDC) desempenhou um papel fundamental no programa lunar Apollo, conduzindo o foguete Saturno 5. Como a maioria dos computadores da época, ele armazenava dados em minúsculos núcleos magnéticos. Neste artigo, Cloud4Y fala sobre o módulo de memória LVDC do deluxe Steve Juvetson.
Este módulo de memória foi aprimorado em meados da década de 1960. Foi construído usando componentes de montagem em superfície, módulos híbridos e conexões flexíveis, tornando-o uma ordem de grandeza menor e mais leve que a memória de computador convencional da época. No entanto, o módulo de memória permitia armazenar apenas 4096 palavras de 26 bits.
Módulo de memória de núcleo magnético. Este módulo armazena 4K palavras de 26 bits de dados e 2 bits de paridade. Com quatro módulos de memória com capacidade total de 16 palavras, pesa 384 kg e mede 2,3 cm × 14 cm × 14 cm.
O pouso na lua começou em 25 de maio de 1961, quando o presidente Kennedy anunciou que a América colocaria um homem na lua antes do final da década. Para isso, foi utilizado um foguete Saturno 5 de três estágios, o foguete mais potente já criado. O Saturn 5 era controlado e controlado por um computador (aqui sobre ele) o terceiro estágio de um veículo de lançamento, começando da decolagem na órbita da Terra e depois a caminho da Lua. (A espaçonave Apollo estava se separando do foguete Saturn V neste ponto, e a missão LVDC foi concluída.)
O LVDC é instalado na estrutura de base. Conectores circulares são visíveis na frente do computador. Usado 8 conectores elétricos e dois conectores para refrigeração líquida
O LVDC era apenas um dos vários computadores a bordo do Apollo. O LVDC foi conectado ao sistema de controle de voo, um computador analógico de 45 kg. O Apollo Guidance Computer (AGC) a bordo guiou a espaçonave até a superfície lunar. O módulo de comando continha um AGC enquanto o módulo lunar continha um segundo AGC junto com o sistema de navegação Abort, um computador de emergência sobressalente.
Havia vários computadores a bordo do Apollo.
Dispositivos Lógicos da Unidade (ULD)
O LVDC foi criado usando uma interessante tecnologia híbrida chamada ULD, unit load device. Embora parecessem circuitos integrados, os módulos ULD continham vários componentes. Eles usaram chips de silício simples, cada um com apenas um transistor ou dois diodos. Essas matrizes, juntamente com resistores impressos em película espessa, foram montadas em um wafer de cerâmica para implementar circuitos como uma porta lógica. Esses módulos eram uma variante dos módulos SLT () projetado para os populares computadores da série IBM S/360. A IBM começou a desenvolver módulos SLT em 1961, antes que os circuitos integrados fossem comercialmente viáveis e, em 1966, a IBM produzia mais de 100 milhões de módulos SLT por ano.
Os módulos ULD eram significativamente menores que os módulos SLT, como visto na foto abaixo, tornando-os mais adequados para um computador compacto. Os módulos ULD usavam almofadas de cerâmica em vez dos pinos de metal no SLT e tinham contatos de metal na parte superior superfície em vez de pinos. Os clipes na placa mantinham o módulo ULD no lugar e conectado a esses pinos.
Por que a IBM usou módulos SLT em vez de circuitos integrados? A principal razão era que os circuitos integrados ainda estavam em sua infância, tendo sido inventados em 1959. Em 1963, os módulos SLT tinham vantagens de custo e desempenho em relação aos circuitos integrados. No entanto, os módulos SLT eram frequentemente vistos como inferiores aos circuitos integrados. Uma das vantagens dos módulos SLT sobre os circuitos integrados era que os resistores nos SLTs eram muito mais precisos do que os dos circuitos integrados. Durante a fabricação, os resistores de filme espesso nos módulos SLT foram cuidadosamente jateados para remover o filme resistivo até atingirem a resistência desejada. Os módulos SLT também eram mais baratos que os circuitos integrados comparáveis na década de 1960.
O LVDC e equipamentos relacionados usavam mais de 50 tipos diferentes de ULDs.
Os módulos SLT (à esquerda) são significativamente maiores que os módulos ULD (à direita). O tamanho ULD é 7,6 mm × 8 mm
A foto abaixo mostra os componentes internos do módulo ULD. No lado esquerdo da placa de cerâmica estão os condutores conectados a quatro minúsculos cristais quadrados de silício. Parece uma placa de circuito, mas lembre-se de que é muito menor que uma unha. Os retângulos pretos à direita são resistores de filme grosso impressos na parte inferior da placa.
ULD, vista superior e inferior. Cristais de silício e resistores são visíveis. Enquanto os módulos SLT tinham resistores na superfície superior, os módulos ULD tinham resistores na parte inferior, o que aumentava a densidade e também o custo.
A foto abaixo mostra uma matriz de silício do módulo ULD, que implementou dois diodos. Os tamanhos são extraordinariamente pequenos, para comparação, existem cristais de açúcar por perto. O cristal tinha três conexões externas através de esferas de cobre soldadas a três círculos. Os dois círculos inferiores (os ânodos dos dois diodos) foram dopados (áreas mais escuras), enquanto o círculo superior direito era o cátodo conectado à base.
Fotografia de um cristal de silício de dois diodos ao lado de cristais de açúcar
Como funciona a memória de núcleo magnético
A memória de núcleo magnético foi a principal forma de armazenamento de dados em computadores desde a década de 1950 até ser substituída por dispositivos de armazenamento de estado sólido na década de 1970. A memória foi criada a partir de pequenos anéis de ferrite chamados núcleos. Anéis de ferrite foram colocados em uma matriz retangular e dois a quatro fios passaram por cada anel para ler e escrever informações. Os anéis permitiam que um bit de informação fosse armazenado. O núcleo foi magnetizado usando um pulso de corrente através dos fios que passavam pelo anel de ferrite. A direção da magnetização de um núcleo pode ser alterada enviando um pulso na direção oposta.
Para ler o valor do núcleo, um pulso de corrente coloca o anel no estado 0. Se o núcleo estiver anteriormente no estado 1, o campo magnético variável cria uma tensão em um dos fios que passam pelos núcleos. Mas se o núcleo já estivesse no estado 0, o campo magnético não mudaria e o fio sensor não aumentaria a tensão. Portanto, o valor do bit no núcleo foi lido zerando-o e verificando a tensão no fio lido. Uma característica importante da memória em núcleos magnéticos era que o processo de leitura de um anel de ferrite destruía seu valor, então o núcleo teve que ser "reescrito".
Era inconveniente usar um fio separado para alterar a magnetização de cada núcleo, mas na década de 1950 foi desenvolvida uma memória de ferrite que funcionava com base no princípio da coincidência de correntes. O circuito de quatro fios – X, Y, Sense, Inhibit – tornou-se lugar-comum. A tecnologia explorou uma propriedade especial dos núcleos chamada histerese: uma pequena corrente não afeta a memória do ferrite, mas uma corrente acima de um limite magnetizaria o núcleo. Quando energizado com metade da corrente necessária em uma linha X e uma linha Y, apenas o núcleo em que ambas as linhas se cruzaram recebeu corrente suficiente para remagnetizar, enquanto os outros núcleos permaneceram intactos.
Esta é a aparência da memória do IBM 360 Modelo 50. O LVDC e o Modelo 50 usavam o mesmo tipo de núcleo, conhecido como 19-32 porque seu diâmetro interno era de 19 mils (0.4826 mm) e seu diâmetro externo era de 32 mils (0,8 mm ). Você pode ver nesta foto que há três fios passando por cada núcleo, mas o LVDC usou quatro fios.
A foto abaixo mostra uma matriz de memória LVDC retangular. 8 Esta matriz tem 128 fios X correndo verticalmente e 64 fios Y correndo horizontalmente, com um núcleo em cada interseção. Um único fio de leitura percorre todos os núcleos paralelos aos fios Y. O fio de gravação e o fio de inibição passam por todos os núcleos paralelos aos fios X. Os fios se cruzam no meio da matriz; isso reduz o ruído induzido porque o ruído de uma metade cancela o ruído da outra metade.
Uma matriz de memória de ferrite LVDC contendo 8192 bits. A conexão com outras matrizes é realizada através de pinos na parte externa
A matriz acima tinha 8192 elementos, cada um armazenando um bit. Para salvar uma palavra de memória, várias matrizes básicas foram adicionadas, uma para cada bit da palavra. Os fios X e Y serpenteavam por todas as matrizes principais. Cada matriz tinha uma linha de leitura separada e uma linha de inibição de gravação separada. A memória LVDC usava uma pilha de 14 matrizes de base (abaixo) armazenando uma "sílaba" de 13 bits junto com um bit de paridade.
A pilha LVDC consiste em 14 matrizes principais
A gravação na memória do núcleo magnético exigia fios adicionais, as chamadas linhas de inibição. Cada matriz tinha uma linha de inibição passando por todos os núcleos nela. Durante o processo de escrita, a corrente passa pelas linhas X e Y, remagnetizando os anéis selecionados (um por plano) para o estado 1, mantendo todos os 1s na palavra. Para escrever um 0 na posição do bit, a linha foi energizada com metade da corrente oposta à linha X. Como resultado, os núcleos permaneceram no valor 0. Assim, a linha de inibição não permitiu que o núcleo virasse para 1. Qualquer palavra desejada pode ser gravada na memória ativando as linhas de inibição correspondentes.
módulo de memória LVDC
Como um módulo de memória LVDC é construído fisicamente? No centro do módulo de memória há uma pilha de 14 matrizes de memória ferromagnética mostradas anteriormente. Ele é cercado por várias placas com circuitos para conduzir os fios X e Y e as linhas de inibição, linhas de leitura de bits, detecção de erros e geração dos sinais de clock necessários.
Em geral, a maioria dos circuitos relacionados à memória está na lógica do computador LVDC, não no próprio módulo de memória. Em particular, a lógica do computador contém registradores para armazenar endereços e palavras de dados e converter entre serial e paralelo. Ele também contém circuitos para leitura das linhas de bit lidas, verificação de erros e clock.
Módulo de memória mostrando os principais componentes. MIB (Multilayer Interconnection Board) é uma placa de circuito impresso de 12 camadas
placa de driver de memória Y
Uma palavra na memória central é selecionada passando as respectivas linhas X e Y pela pilha da placa principal. Vamos começar descrevendo o circuito do driver Y e como ele gera um sinal através de uma das 64 linhas Y. Em vez de 64 circuitos de driver separados, o módulo reduz o número de circuitos usando 8 drivers "altos" e 8 drivers "baixos". Eles são conectados em uma configuração de "matriz", de modo que cada combinação de drivers altos e baixos seleciona linhas diferentes. Assim, 8 drivers "altos" e 8 "baixos" selecionam uma das 64 (8 × 8) linhas Y.
A placa de driver Y (frente) aciona as linhas de seleção Y na pilha de placas
Na foto abaixo você pode ver alguns dos módulos ULD (branco) e o par de transistores (dourado) que acionam as linhas de seleção Y. O módulo "EI" é o coração do driver: ele fornece um pulso de tensão constante (E ) ou passa um pulso de corrente constante (I) pela linha de seleção. A linha selecionada é controlada ativando o módulo EI no modo de tensão em uma extremidade da linha e o módulo EI no modo de corrente na outra extremidade. O resultado é um pulso com tensão e corrente corretas, suficientes para remagnetizar o núcleo. É preciso muito impulso para virá-lo; o pulso de tensão é fixado em 17 volts e a corrente varia de 180 mA a 260 mA, dependendo da temperatura.
Foto macro da placa do driver Y mostrando seis módulos ULD e seis pares de transistores. Cada módulo ULD é rotulado com um número de peça IBM, tipo de módulo (por exemplo, "EI") e um código cujo significado é desconhecido
A placa também é equipada com módulos monitores de erro (ED) que detectam quando mais de uma linha de seleção Y é ativada ao mesmo tempo. O módulo ED usa uma solução semi-analógica simples: ele soma as tensões de entrada usando uma rede de resistores. Se a tensão resultante estiver acima do limite, a tecla é acionada.
Sob a placa do driver há um arranjo de diodos contendo 256 diodos e 64 resistores. Esta matriz converte os 8 pares superiores e 8 inferiores de sinais da placa do driver em 64 conexões de linha Y que percorrem a pilha principal de placas. Cabos flexíveis na parte superior e inferior da placa conectam a placa ao arranjo de diodos. Dois cabos flexíveis à esquerda (não visíveis na foto) e dois barramentos à direita (um visível) conectam a matriz de diodos ao arranjo de núcleos. O cabo flexível visível à esquerda conecta a placa Y ao restante do computador por meio da placa de E/S, enquanto o pequeno cabo flexível na parte inferior direita conecta-se à placa geradora de clock.
Placa de driver de memória X
O layout para conduzir as linhas X é semelhante ao do Y, exceto que há 128 linhas X e 64 linhas Y. Como há o dobro de fios X, o módulo tem uma segunda placa de driver X embaixo dele. Embora as placas X e Y tenham os mesmos componentes, a fiação é diferente.
Esta placa e a que está abaixo dela controlam X linhas selecionadas em uma pilha de placas principais
A foto abaixo mostra que alguns componentes da placa foram danificados. Um dos transistores está deslocado, o módulo ULD está quebrado ao meio e o outro está quebrado. A fiação é visível no módulo quebrado, junto com um dos minúsculos cristais de silício (à direita). Nesta foto, você também pode ver os traços de trilhas condutoras verticais e horizontais em uma placa de circuito impresso de 12 camadas.
Close-up da seção danificada da placa
Abaixo das placas de driver X está uma matriz de diodos X contendo 288 diodos e 128 resistores. A matriz de diodo X usa uma topologia diferente da placa de diodo Y para evitar a duplicação do número de componentes. Como a placa de diodo Y, esta placa contém componentes montados verticalmente entre duas placas de circuito impresso. Este método é chamado de "cordwood" e permite que os componentes sejam bem embalados.
Uma foto macro de uma matriz de diodo X mostrando diodos de cordwood montados verticalmente entre 2 placas de circuito impresso. As duas placas de driver X ficam acima da placa de diodo, separadas delas por espuma de poliuretano. Observe que as placas de circuito impresso estão muito próximas umas das outras.
Amplificadores de memória
A foto abaixo mostra a placa do amplificador de leitura. Possui 7 canais para leitura de 7 bits da pilha de memória; a placa idêntica abaixo lida com mais 7 bits para um total de 14 bits. O objetivo do amplificador de detecção é detectar o pequeno sinal (20 milivolts) gerado pelo núcleo remagnetizável e transformá-lo em uma saída de 1 bit. Cada canal consiste em um amplificador diferencial e buffer, seguido por um transformador diferencial e braçadeira de saída. À esquerda, um cabo flexível de 28 fios se conecta à pilha de memória, levando as duas pontas de cada fio sensor a um circuito amplificador, começando pelo módulo MSA-1 (Memory Sense Amplifier). Os componentes individuais são resistores (cilindros marrons), capacitores (vermelho), transformadores (preto) e transistores (ouro). Os bits de dados saem das placas do amplificador de detecção através do cabo flexível à direita.
Placa do amplificador de leitura na parte superior do módulo de memória. Esta placa amplifica os sinais dos fios de detecção para criar bits de saída
Driver de linha de inibição de gravação
Os drivers de inibição são usados para gravar na memória e estão localizados na parte inferior do módulo principal. Existem 14 linhas de inibição, uma para cada matriz na pilha. Para escrever um bit 0, o driver de bloqueio correspondente é ativado e a corrente através da linha de inibição evita que o núcleo mude para 1. Cada linha é controlada por um módulo ID-1 e ID-2 (driver de linha de inibição de gravação) e um par de transistores. Resistores de precisão de 20,8 ohm na parte superior e inferior da placa regulam a corrente de bloqueio. O cabo flexível de 14 fios à direita conecta os drivers aos 14 fios inibidos na pilha de placas de núcleo.
Placa de inibição na parte inferior do módulo de memória. Esta placa gera 14 sinais de inibição usados durante a gravação
Memória do driver do relógio
O driver de clock é um par de placas que geram sinais de clock para o módulo de memória. Depois que o computador inicia uma operação de memória, os vários sinais de relógio usados pelo módulo de memória são gerados de forma assíncrona pelo driver de relógio do módulo. As placas de acionamento do relógio estão localizadas na parte inferior do módulo, entre a pilha e a placa de inibição, portanto, é difícil ver as placas.
As placas do driver do relógio estão abaixo da pilha de memória principal, mas acima da placa de bloqueio
Os componentes da placa azul na foto acima são potenciômetros multivoltas, presumivelmente para ajuste de tempo ou tensão. Resistores e capacitores também são visíveis nas placas. O diagrama mostra vários módulos MCD (Memory Clock Driver), mas nenhum módulo é visível nas placas. É difícil dizer se isso se deve à visibilidade limitada, a uma mudança de circuito ou à presença de outra placa com esses módulos.
Painel de E/S de memória
A última placa do módulo de memória é a placa de E/S, que distribui os sinais entre as placas do módulo de memória e o restante do computador LVDC. O conector verde de 98 pinos na parte inferior se conecta ao chassi de memória LVDC, fornecendo sinais e energia do computador. A maioria dos conectores de plástico está quebrada, por isso os contatos estão visíveis. A placa de distribuição é conectada a este conector por dois cabos flexíveis de 49 pinos na parte inferior (somente o cabo frontal é visível). Outros cabos flexíveis distribuem sinais para a placa do driver X (esquerda), placa do driver Y (direita), placa do amplificador Sense (superior) e placa de inibição (inferior). 20 capacitores na placa filtram a energia fornecida ao módulo de memória.
A placa de E/S entre o módulo de memória e o resto do computador. O conector verde na parte inferior se conecta ao computador e esses sinais são roteados por meio de cabos planos para outras partes do módulo de memória
Jogar aviator online grátis: hack aviator funciona
O módulo principal de memória LVDC fornecia armazenamento compacto e confiável. Até 8 módulos de memória podem ser colocados na metade inferior do computador. Isso permitiu que o computador armazenasse 32 Palavras de 26 bits ou 16 quilopalavras em modo "duplex" altamente confiável e redundante.
Uma característica interessante do LVDC era que os módulos de memória podiam ser espelhados para confiabilidade. No modo "duplex", cada palavra era armazenada em dois módulos de memória. Se ocorresse um erro em um módulo, a palavra correta poderia ser obtida de outro módulo. Embora isso fornecesse confiabilidade, reduzia o consumo de memória pela metade. Alternativamente, os módulos de memória podem ser usados no modo "simplex", com cada palavra armazenada uma vez.
LVDC acomodou até oito módulos de memória de CPU
O módulo de memória de núcleo magnético fornece uma representação visual da época em que o armazenamento de 8 KB exigia um módulo de 5 libras (2,3 kg). No entanto, essa memória era muito perfeita para a época. Tais dispositivos caíram em desuso na década de 1970 com o advento das DRAMs semicondutoras.
O conteúdo da RAM é preservado quando a energia é desligada, então é provável que o módulo ainda esteja armazenando o software da última vez que o computador foi usado. Sim, sim, você pode encontrar algo interessante mesmo décadas depois. Seria interessante tentar recuperar esses dados, mas o circuito danificado cria um problema, então o conteúdo provavelmente não poderá ser recuperado do módulo de memória por mais uma década.
O que mais você pode ler no blog?
→
→
→
→
→
Assine o nosso -canal, para não perder o próximo artigo! Não escrevemos mais do que duas vezes por semana e apenas a negócios. Também lembramos que Cloud4Y pode fornecer acesso remoto seguro e confiável a aplicativos de negócios e informações necessárias para a continuidade dos negócios. O trabalho remoto é uma barreira adicional à propagação do coronavírus. Os detalhes são de nossos gerentes.
Fonte: habr.com