O computador que operava no foguete lançador (Launch Vehicle Digital Computer, LVDC) desempenhou um papel crucial no programa lunar Apollo, controlando o foguete Saturn V. Assim como a maioria dos computadores da época, ele armazenava dados em pequenos núcleos magnéticos. Neste artigo, o Cloud4Y fala sobre o módulo de memória do LVDC de uma coleção luxuosa. Steve Jurvetson.
Esse módulo de memória foi aprimorado em meados da década de 1960. Para sua criação, foram usados componentes de montagem em superfície, módulos híbridos e conexões flexíveis, tornando-o significativamente menor e mais leve do que as memórias convencionais da época. No entanto, o módulo permitia armazenar apenas 4096 palavras de 26 bits.
Módulo de memória de núcleos magnéticos. Este módulo armazena 4K palavras de 26 bits de dados e 2 bits de paridade. Com quatro módulos de memória, proporcionando uma capacidade total de 16.384 palavras, pesa 2,3 kg e tem dimensões de 14 cm × 14 cm × 16 cm.
O voo para a Lua começou em 25 de maio de 1961, quando o presidente Kennedy declarou que a América pousaria um homem na Lua antes do final da década. Para isso, foi utilizada a foguete de três estágios Saturn V, o mais poderoso já criado. O Saturn V foi gerenciado e controlado por um computador (veja sobre isso) do terceiro estágio do foguete lançador, desde a decolagem em órbita da Terra até a movimentação rumo à Lua. (Naquele momento, a nave Apollo se separava do foguete Saturn V, e a tarefa do LVDC estava cumprida).
O LVDC instalado na estrutura de suporte. Conectores redondos são visíveis na parte frontal do computador. Foram utilizados 8 conectores elétricos e dois conectores para refrigeração líquida.
O LVDC era apenas um dos vários computadores a bordo da Apollo. O LVDC se conectava ao sistema de controle de voo, um computador analógico de 45 quilos. O computador de navegação a bordo da Apollo (Apollo Guidance Computer, AGC) direcionava a nave espacial para a superfície da Lua. O módulo de comando continha um AGC, enquanto o módulo lunar continha um segundo AGC junto com o sistema de navegação Abort, um computador de respaldo.
Havia vários computadores a bordo da Apollo
Unidades de Lógica de Dispositivo (ULD)
Os LVDC foram criados usando uma tecnologia híbrida interessante chamada ULD, unidade de carga do dispositivo. Embora externamente se parecessem com circuitos integrados, os módulos ULD continham vários componentes. Eles usavam cristais de silício simples, cada um com apenas um transistor ou dois diodos. Essas matrizes, juntamente com resistores impressos de filme grosso, foram montadas em uma placa cerâmica para implementar circuitos como válvulas lógicas. Esses módulos eram uma variante dos módulos SLT (), desenvolvidos para os computadores da popular série S/360 da IBM. A IBM começou a desenvolver os módulos SLT em 1961, antes que os circuitos integrados se tornassem comercialmente viáveis, e em 1966 a IBM estava produzindo mais de 100 milhões de módulos SLT por ano.
Os módulos ULD eram significativamente menores que os módulos SLT, como pode ser visto na fotografia abaixo, o que os tornava mais adequados para computadores espaciais compactos. Os módulos ULD usavam placas cerâmicas de cobertura em vez de pinos metálicos nos SLT, e tinham contatos metálicos na superfície superior em vez de pinos. Os clipes na placa mantinham o módulo ULD no lugar e se conectavam a esses contatos.
Por que a IBM usava módulos SLT em vez de circuitos integrados? A principal razão era que os circuitos integrados ainda estavam em seus estágios iniciais, tendo sido inventados em 1959. Em 1963, os módulos SLT ofereciam vantagens de custo e desempenho em comparação com os circuitos integrados. No entanto, os módulos SLT eram frequentemente vistos como obsoletos em comparação com os circuitos integrados. Uma das vantagens dos módulos SLT sobre os circuitos integrados era que os resistores nos SLT eram muito mais precisos do que nos circuitos integrados. Durante a fabricação, os resistores de filme grosso nos módulos SLT eram cuidadosamente jateados para remover o filme resistivo até que atingissem a resistência desejada. Os módulos SLT também eram mais baratos do que circuitos integrados comparáveis na década de 1960.
Os LVDC e o equipamento associado usaram mais de 50 tipos diferentes de ULD.
Os módulos SLT (à esquerda) são significativamente maiores que os módulos ULD (à direita). O tamanho do ULD é 7,6 mm × 8 mm.
Na foto abaixo estão os componentes internos do módulo ULD. À esquerda, na placa de cerâmica, podem ser vistos condutores conectados a quatro pequenos cristais de silício quadrados. Isso se assemelha a um circuito impresso, mas tenha em mente que é muito menor que uma unha. Os retângulos pretos à direita são resistores de filme espesso impressos na parte inferior da placa.
ULD, vista de cima e de baixo. Os cristais de silício e resistores são visíveis. Enquanto os módulos SLT tinham resistores na superfície superior, os módulos ULD tinham resistores na parte inferior, o que aumentava a densidade e também o custo.
Na fotografia abaixo, vê-se um cristal de silício do módulo ULD que realizava dois diodos. As dimensões são extraordinariamente pequenas; para comparação, cristais de açúcar estão ao lado. O cristal tinha três conexões externas através de esferas de cobre soldadas a três círculos. Os dois círculos inferiores (ânodos dos dois diodos) estavam dopados (áreas mais escuras), enquanto o círculo superior direito era o cátodo, conectado à base.
Fotografia de um cristal de silício com dois diodos ao lado de cristais de açúcar.
Como funciona a memória em núcleos magnéticos.
A memória em núcleos magnéticos foi a principal forma de armazenamento de dados em computadores desde os anos 1950, até ser substituída por dispositivos de memória semicondutores na década de 1970. A memória era feita de pequenos anéis de ferrite, chamados núcleos. Os anéis de ferrite eram dispostos em uma matriz retangular, e através de cada anel passavam de dois a quatro fios para ler e gravar informações. Os anéis permitiam armazenar um bit de informação. O núcleo era magnetizado por um pulso de corrente através dos fios que passavam pelo anel de ferrite. A direção da magnetização de um núcleo podia ser alterada enviando um pulso na direção oposta.
Para ler o valor do núcleo, o pulso de corrente colocava o anel no estado 0. Se anteriormente o núcleo estivesse no estado 1, o campo magnético em mudança geraria uma tensão em um dos fios que atravessam os núcleos. Mas se o núcleo já estivesse no estado 0, o campo magnético não teria mudado, e a tensão no fio de leitura não se elevaria. Assim, o valor do bit no núcleo era lido resetando-o para zero e verificando a tensão no fio de leitura. Uma característica importante da memória em núcleos magnéticos era que o processo de leitura do anel de ferrite destruía seu valor, portanto, o núcleo precisava ser "reescrito".
Usar um fio separado para mudar a magnetização de cada núcleo era inconveniente, mas na década de 1950, foi desenvolvida a memória de ferrite, que funcionava com o princípio de coincidência de correntes. O circuito com quatro fios — X, Y, leitura, inibição — se tornou padrão. A tecnologia aproveitava uma propriedade especial dos núcleos, chamada histerese: uma corrente pequena não afetava a memória de ferrite, mas uma corrente acima de um determinado limite magnetizaria o núcleo. Ao aplicar uma tensão com metade da corrente necessária em uma linha X e uma linha Y, apenas o núcleo onde as duas linhas se cruzam recebia corrente suficiente para ser remagnetizado, enquanto os outros núcleos permaneciam intocados.
Essa era a memória do IBM 360 Model 50. O LVDC e o modelo 50 utilizavam núcleos de um tipo, conhecidos como 19-32, porque seu diâmetro interno era de 19 mil (0,4826 mm) e seu diâmetro externo era de 32 mil (0,8 mm). Nesta foto, pode-se ver que três fios passam por cada núcleo, mas o LVDC utilizou quatro fios.
Abaixo está uma foto de uma matriz retangular de memória LVDC. Esta matriz possui 128 fios X que vão verticalmente e 64 fios Y que vão horizontalmente, com um núcleo em cada interseção. O único fio de leitura passa por todos os fios paralelamente aos fios Y. O fio de escrita e o fio de inibição passam por todos os fios paralelamente aos fios X. Os fios se cruzam no meio da matriz; isso reduz o ruído induzido, pois o ruído de uma metade neutraliza o ruído da outra metade.
Uma matriz de memória ferrítica LVDC, contendo 8192 bits. A conexão com outras matrizes é realizada através de pinos na parte externa.
A matriz acima tinha 8192 elementos, cada um dos quais armazenava um bit. Para armazenar uma palavra de memória, várias matrizes base eram sobrepostas, uma para cada bit da palavra. Os fios X e Y serpenteavam por todas as matrizes principais. Cada matriz tinha uma linha separada para leitura e uma linha de bloqueio para gravação. A memória LVDC usava uma pilha de 14 matrizes base (abaixo), armazenando um "sílaba" de 13 bits junto com um bit de paridade.
A pilha LVDC consiste em 14 matrizes principais.
A gravação na memória de núcleos magnéticos exigia fios adicionais, conhecidos como linhas de bloqueio. Cada matriz tinha uma linha de bloqueio que atravessava todos os núcleos nela. Durante o processo de gravação, a corrente passava pelas linhas X e Y, re-magnetizando os anéis selecionados (um por plano) para o estado 1, mantendo todos os 1 na palavra. Para gravar 0 na posição de bit, a linha era alimentada com corrente reduzida, oposta à linha X. Como resultado, os núcleos permaneciam com o valor 0. Assim, a linha de bloqueio impedia que o núcleo mudasse para 1. Qualquer palavra desejada poderia ser gravada na memória ativando as linhas de bloqueio correspondentes.
Módulo de memória LVDC.
Como o módulo de memória LVDC é fisicamente construído? No centro do módulo de memória está a pilha de 14 matrizes de memória ferromagnética, mostradas anteriormente. Ela é cercada por várias placas com circuitos para gerenciar os fios X e Y e as linhas de bloqueio, linhas de leitura de bits, detecção de erros e geração dos sinais de clock necessários.
Na verdade, a maior parte dos circuitos relacionados à memória está na lógica de computador LVDC, e não no próprio módulo de memória. Em particular, a lógica do computador contém registradores para armazenar endereços e palavras de dados, e conversão entre sequencial e paralelo. Também contém o circuito de leitura das linhas de leitura de bits, verificação de erros e temporização.
Módulo de memória com indicação dos componentes principais. MIB (Multilayer Interconnection Board) é uma placa de circuito impresso de 12 camadas.
Placa de driver de memória Y.
A palavra na memória em núcleos magnéticos é selecionada ao passar pelas linhas X e Y correspondentes através da pilha principal de placas. Começaremos descrevendo o esquema do driver Y e como ele gera o sinal através de uma das 64 linhas Y. Em vez de 64 circuitos de drivers separados, o módulo reduz o número de circuitos usando 8 drivers "altos" e 8 drivers "baixos". Eles estão conectados em uma configuração "matricial", portanto, cada combinação de drivers altos e baixos seleciona diferentes linhas. Assim, 8 drivers "altos" e 8 drivers "baixos" escolhem uma das 64 (8 × 8) linhas Y.
A placa do driver Y (lado frontal) controla as linhas de seleção Y na pilha de placas
Na foto abaixo, pode-se ver alguns dos módulos ULD (brancos) e pares de transistores (dourados) que controlam as linhas de seleção Y. O módulo "EI" é o coração do driver: ele fornece um pulso de tensão contínua (E) ou passa um pulso de corrente contínua (I) através da linha de seleção. A linha de seleção é controlada pela ativação do módulo EI em modo de tensão em uma extremidade da linha e do módulo EI em modo de corrente na outra extremidade. O resultado é um pulso com a tensão e a corrente corretas, suficientes para re-magnificar o núcleo. Um grande pulso é necessário para inverter; o pulso de tensão é fixado em 17 volts, e a corrente varia de 180 mA a 260 mA dependendo da temperatura.
Macrofotografia da placa do driver Y, mostrando seis módulos ULD e seis pares de transistores. Cada módulo ULD é rotulado com o número da peça da IBM, o tipo de módulo (por exemplo, "EI") e um código cujo valor não foi esclarecido.
A placa também é equipada com módulos de rastreamento de erros (ED), que detectam quando mais de uma linha de seleção Y é ativada simultaneamente. O módulo ED usa uma solução semianáloga simples: ele soma as tensões de entrada, utilizando uma rede de resistores. Se a tensão resultante estiver acima do limite, a chave é ativada.
Sob a placa do driver, há uma matriz de diodos contendo 256 diodos e 64 resistores. Esta matriz converte 8 pares superiores e 8 pares inferiores de sinais da placa de drivers em conexões com 64 linhas Y, que passam pela pilha principal de placas. Fios flexíveis na parte superior e inferior da placa conectam a placa à matriz de diodos. Dois cabos flexíveis à esquerda (não visíveis na foto) e duas barras à direita (uma visível) conectam a matriz de diodos ao array de núcleos. O cabo flexível visível à esquerda conecta a placa Y ao restante do computador por meio da placa de entrada/saída, enquanto um pequeno cabo flexível no canto inferior direito se conecta à placa do gerador de clock.
Placa do driver de memória X
O esquema para controlar as linhas X é semelhante ao esquema Y, exceto que existem 128 linhas X e 64 linhas Y. Como há o dobro de fios X, o módulo possui uma segunda placa de drivers X instalada abaixo dela. Embora as placas X e Y tenham componentes idênticos, a fiação é diferente.
Esta placa e a similar abaixo dela controlam as linhas X selecionadas na pilha de placas com núcleos.
Na foto abaixo, é visível que alguns componentes na placa foram danificados. Um dos transistores está deslocado, o módulo ULD está quebrado ao meio e outro se partiu. A fiação é visível no módulo quebrado, onde está um dos pequenos cristais de silício (à direita). Esta foto também pode mostrar traços das trilhas condutoras verticais e horizontais na placa de circuito impresso de 12 camadas.
Close-up da área danificada da placa
Sob as placas de drivers X há uma matriz de diodos X contendo 288 diodos e 128 resistores. A matriz de diodos X utiliza uma topologia diferente da placa de diodos Y para evitar a duplicação do número de componentes. Assim como a placa de diodos Y, esta placa contém componentes instalados verticalmente entre duas placas de circuito impresso. Este método é chamado de "cordwood" e permite uma embalagem densa dos componentes.
A macrofotografia da matriz de diodos X mostra diodos instalados verticalmente pelo método cordwood entre 2 placas de circuito impresso. Duas placas de drivers X estão acima da placa de diodos, separadas por espuma de poliuretano. Observe que as placas estão posicionadas muito próximas umas das outras.
Amplificadores de memória
Abaixo está a placa do amplificador de leitura. Possui 7 canais para ler 7 bits da pilha de memória; a placa idêntica abaixo processa mais 7 bits, totalizando 14 bits. A tarefa do amplificador de leitura é detectar um sinal fraco (20 milivolts) gerado pelo núcleo magnético e convertê-lo em uma saída de 1 bit. Cada canal consiste em um amplificador diferencial e um buffer, seguido por um transformador diferencial e um fixador de saída. À esquerda, um cabo flexível de 28 vias é conectado à pilha de memória, levando as duas extremidades de cada fio de leitura ao circuito do amplificador, começando pelo módulo MSA-1 (amplificador de leitura da memória). Os componentes individuais incluem resistores (cilindros marrons), capacitores (vermelhos), transformadores (pretos) e transistores (dourados). Os bits de dados saem das placas do amplificador de leitura através do cabo flexível à direita.
A placa do amplificador de leitura está na parte superior do módulo de memória. Esta placa amplifica os sinais dos fios sensores para criar bits de saída.
Driver da linha de proibição de gravação.
Os drivers de proibição são usados para gravação na memória e estão na parte inferior do módulo principal. Existem 14 linhas de proibição, uma para cada matriz na pilha. Para gravar um bit 0, o driver de bloqueio correspondente é ativado, e a corrente pela linha de proibição impede a comutação do núcleo para 1. Cada linha é controlada pelos módulos ID-1 e ID-2 (driver da linha de proibição de gravação) e por um par de transistores. Resistores de alta precisão de 20,8 Ohm na parte superior e inferior da placa regulam a corrente de bloqueio. Um cabo flexível de 14 vias à direita conecta os drivers às 14 linhas de proibição na pilha de placas com núcleos.
A placa de proibição na parte inferior do módulo de memória. Esta placa gera 14 sinais de proibição usados durante a gravação.
Memória do driver de relógio.
O driver de relógio é um par de placas que geram sinais de sincronização para o módulo de memória. Assim que o computador inicia uma operação com a memória, vários sinais de sincronização utilizados pelo módulo de memória são gerados de forma assíncrona pelo driver de relógio do módulo. As placas do driver de relógio estão na parte inferior do módulo, entre a pilha e a placa de proibição, portanto as placas são pouco visíveis.
As placas do driver de clock estão abaixo da pilha principal de memória, mas acima da placa de bloqueio.
Os componentes azuis da placa na foto acima são potenciômetros de múltiplas voltas, presumivelmente para ajustar o tempo ou a tensão. Resistores e capacitores também são visíveis nas placas. O diagrama mostra vários módulos MCD (Memory Clock Driver), mas nenhum módulo é visível nas placas. É difícil dizer se isso está relacionado à visibilidade limitada, a uma alteração no esquema ou à presença de outra placa com esses módulos.
Painel de entrada e saída de memória
A última placa do módulo de memória é o painel de entrada e saída, que distribui sinais entre as placas do módulo de memória e o restante do computador LVDC. O conector verde de 98 pinos na parte inferior se conecta ao chassi de memória LVDC, fornecendo sinais e energia ao computador. A maior parte dos conectores de plástico está quebrada, deixando os contatos visíveis. A placa de distribuição está conectada a esse conector por meio de dois cabos flexíveis de 49 pinos na parte inferior (somente o cabo frontal é visível). Outros cabos flexíveis distribuem sinais para a placa X-driver (à esquerda), para a placa Y-driver (à direita), para a placa do amplificador de leitura (na parte superior) e para a placa de proibição (na parte inferior). 20 capacitores na placa filtram a energia fornecida ao módulo de memória.
Placa de entrada e saída entre o módulo de memória e o restante do computador. O conector verde na parte inferior se conecta ao computador e esses sinais são encaminhados através de cabos planos para outras partes do módulo de memória.
Saída
O módulo de memória LVDC ofereceu uma armazenagem compacta e confiável. Até 8 módulos de memória podiam ser colocados na metade inferior do computador. Isso permitiu que o computador armazenasse 32 palavras de 26 bits ou 16 kilowords em um modo de operação de alto desempenho com redundância "duplex".
Uma característica interessante do LVDC era que os módulos de memória podiam ser espelhados para maior confiabilidade. No modo "duplex", cada palavra era armazenada em dois módulos de memória. Se um módulo apresentasse um erro, a palavra correta poderia ser obtida do outro módulo. Embora isso proporcionasse confiabilidade, reduzia a capacidade de memória pela metade. Alternativamente, os módulos de memória poderiam ser usados no modo "simplex", onde cada palavra era armazenada uma única vez.
O LVDC acomodava até oito módulos de memória do processador
O módulo de memória em núcleos magnéticos permite ter uma noção do tempo em que era necessário um módulo de 5 libras (2,3 kg) para armazenar 8 KB. No entanto, essa memória era bastante avançada para sua época. Dispositivos semelhantes deixaram de ser usados na década de 1970 com o advento da DRAM de semicondutores.
O conteúdo da memória RAM é mantido mesmo com a energia desligada, portanto, é muito provável que o módulo ainda armazene software desde a última utilização do computador. Sim, pode-se encontrar algo interessante até décadas depois. Seria intrigante tentar recuperar esses dados, mas um circuito danificado cria um problema, portanto, o conteúdo provavelmente não poderá ser recuperado do módulo de memória por mais décadas.
O que mais é útil para ler no blog
→
→
→
→
→
Inscreva-se no nosso -canal, para não perder o próximo artigo! Escrevemos no máximo duas vezes por semana e apenas sobre assuntos relevantes. E lembramos que a Cloud4Y pode fornecer acesso remoto seguro e confiável a aplicativos de negócios e informações necessárias para garantir a continuidade dos negócios. O trabalho remoto é uma barreira adicional na disseminação do coronavírus. Para mais detalhes, entre em contato com nossos gerentes.
Fonte: habr.com
