O projeto Libre-SOC, que desenvolve um chip aberto com a implementação de uma arquitetura híbrida no estilo CDC 6600, onde as instruções de CPU, VPU e GPU não são separadas e são oferecidas em uma única ISA para reduzir o tamanho e a complexidade do chip, atingiu a fase de transferência para a produção do primeiro protótipo de teste. Inicialmente, o projeto era conhecido como Libre RISC-V, mas foi renomeado para Libre-SOC após a decisão de substituir o RISC-V pelo uso da arquitetura de conjunto de instruções (ISA) OpenPOWER 3.0.
O projeto visa criar um sistema em chip (SoC) completo, totalmente aberto e sem taxas de licenciamento, que possa ser utilizado em computadores de placa única, netbooks e diversos dispositivos portáteis. Além das instruções e registradores de CPU, o Libre-SOC fornece, em um único bloco funcional do processador, capacidades para realizar operações vetoriais e cálculos especializados, típicos de VPU e GPU. O chip utiliza a arquitetura do conjunto de instruções OpenPOWER, a extensão Simple-V com instruções para vetorização e processamento paralelo de dados, além de instruções especializadas para conversão em ARGB e execução de operações 3D padrão.
As instruções da GPU estão focadas em seu uso com a API gráfica Vulkan, enquanto a VPU se concentra na aceleração da conversão YUV-RGB e decodificação de formatos MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis e Opus. Para o Mesa, está sendo desenvolvido um driver livre que utiliza as capacidades do Libre-SOC para fornecer uma implementação de software acelerada por hardware da API gráfica Vulkan. Por exemplo, os shaders Vulkan podem ser traduzidos usando um motor JIT para execução com as instruções especializadas disponíveis no Libre-SOC.
No próximo protótipo de teste, planeja-se implementar a extensão SVP64 (Vetorização de Comprimento Variável), permitindo que o Libre-SOC seja utilizado como um processador vetorial (além de 32 registradores de 64 bits de uso geral, serão disponibilizados 128 registradores para cálculos vetoriais). O primeiro protótipo inclui apenas um núcleo, operando a 300 Mhz, mas ao longo de dois anos, planeja-se lançar uma versão de 4 núcleos, depois uma de 8 núcleos, e, a longo prazo, uma versão de 64 núcleos.
A primeira remessa do chip será produzida pela TSMC utilizando o processo de 180nm. Todos os avanços do projeto estão disponíveis sob licenças livres, incluindo arquivos no formato GDS-II com a descrição completa da topologia do chip, suficiente para iniciar a própria produção. O Libre-SOC será o primeiro chip totalmente independente baseado na arquitetura Power, produzido fora da IBM. Para o desenvolvimento, foi utilizado a linguagem de descrição de hardware nMigen (HDL baseada em Python, sem o uso de VHDL e Verilog), a biblioteca de células padrão FlexLib do projeto Chips4Makers e a ferramenta VLSI livre Coriolis2 para conversão de HDL para GDS-II.
O desenvolvimento do Libre-SOC foi financiado pela NLnet Foundation, que alocou 400 mil euros para criar um chip completamente aberto, no âmbito de um programa para desenvolver soluções técnicas verificáveis e confiáveis. O chip tem um tamanho de 5,5×5,9 mm e inclui 130 mil portas lógicas. Ele contém quatro módulos SRAM de 4KB e um bloco de PLL de 300 MHz.
Fonte: opennet.ru
