Foi publicado o lançamento do projeto CoreBoot 25.09, que desenvolve uma alternativa livre ao firmware proprietário e BIOS. O código do projeto é distribuído sob a licença GPLv2. A nova versão inclui 684 alterações, preparadas com a participação de 110 desenvolvedores.
Principais mudanças:
- Suporte implementado para placas-mãe:
- ASROCK SPC741D8-2L2T/BCM.
- GIGABYTE GA_H81M_D2W.
- HP 260 G1 DM, HP Compaq Pro 6300 SFF/MT, HP ProDesk 600 G1 SFF.
- Intel Ptlrvp4es
- Lenovo ThinkPad T480/T480s.
- 11 placas, utilizadas em diversos dispositivos com Chrome OS ou em servidores Google.
- O carregamento do SPI Flash e dos componentes payload foi significativamente acelerado. Ao compilar no modo CONFIG_SSE, o código de descompactação baseado no algoritmo LZMA utiliza instruções SSE prefetch, permitindo a pré-carregamento de dados no cache da CPU sem interromper a operação de descompactação. Durante os testes da interface SPI com largura de banda de 100Mbit/s em CPUs móveis Intel Sandy Bridge, foi possível reduzir o tempo de carregamento em 46 ms e acelerar a descompactação dos componentes payload em 30%.
Para plataformas Intel Panther Lake, foi implementado suporte para carregamento assíncrono de arquivos, utilizando SPI DMA para carregar o arquivo fsps.bin paralelamente à execução de outras tarefas na CPU. Em dispositivos Fatcat, a otimização proposta acelerou o carregamento em 17-18 ms. A eficiência das operações DMA foi aumentada. Uma nova função de sincronização cbfs_preload_wait_for_all() foi adicionada, permitindo concluir operações assíncronas de forma segura antes da desativação dos backends de armazenamento. No subsistema Fast SPI DMA, foi implementada uma fila de transferência de dados baseada em tokens, que minimiza as latências entre operações DMA sequenciais e proporciona um desempenho de carregamento mais previsível.
- Foi implementada a capacidade de detectar o modo de inicialização, permitindo que as plataformas transmitam informações críticas sobre o estado de inicialização para os componentes payload. O suporte para a detecção do modo normal de inicialização, modo de baixa carga da bateria e modo de carregamento da bateria é fornecido por meio da interface padronizada boot_mode_t.
- A gestão dos MTRR (Memory Type Range Registers) para a memória gráfica foi reestruturada, reduzindo o tempo de inicialização do FSP-S (Firmware Support Package — Silicon) ao mover a configuração do MTRR WC (Write-Combine) para a memória gráfica das funções de renderização do logotipo para a fase de inicialização do chip. Como resultado, o tempo de inicialização do subsistema gráfico foi reduzido de 123 para 115 ms. Essa reestruturação também simplificou a manutenção do código ao separar a gestão dos MTRR das funções de renderização do logotipo.
- Na ferramenta amdfwtool, destinada ao gerenciamento de firmware AMD, foi melhorado o processamento do modo de endereçamento e ampliadas as capacidades de interpretação da estrutura EFW na plataforma Turin.
- Na ferramenta smmstoretool, foi adicionada a compatibilidade com tamanhos de blocos variáveis e o aliasing de tabelas de partição GUID no modo Secure Boot para melhorar a gestão das variáveis UEFI.
- Foi ampliado o suporte ao TPM para várias plataformas com CRB TPM e melhorada a integração do fTPM para plataformas AMD.
- A renderização do logotipo foi aprimorada.
- Foi melhorada a compatibilidade com o driver de exibição Bochs.
- A estabilidade da ferramenta cbfstool ao classificar a tabela FIT e em caso de falhas durante operações de compressão foi aumentada.
- Para as plataformas Intel, AMD, MediaTek e Qualcomm, foram feitas alterações que melhoram a gestão do consumo de energia, inicialização da memória e suporte a interfaces de hardware.
- As versões do binutils 2.44, ACPICA 20250404, MPFR 4.2.2, SeaBIOS 1.17.0, U-Boot 2025.07 foram atualizadas.
Fonte: opennet.ru
