Tome cuidado, ARM? Novos núcleos Synopsys ARC de 64 bits triplicarão o desempenho

Poucas pessoas sabem que a arquitetura do processador ARC é uma das arquiteturas mais comuns junto com ARM, MIPS e x86. Desenvolvida na década de 1980, a arquitetura ARC é usada em uma variedade de microcontroladores para uma ampla gama de produtos de alta tecnologia e, a cada ano, aproximadamente 1,5 bilhões dispositivos.

Recentemente, a Synopsys Corporation anunciou uma nova geração de núcleos de processadores ARC de 32 e 64 bits, que prometem triplicar o desempenho em relação aos seus antecessores, e também permitirão a construção de sistemas-on-chip com 12 núcleos. Assim, os novos núcleos permitirão à Synopsys competir com a ARM numa série de novas áreas.

“Aplicativos incorporados, como controladores SSD ou redes, estão se tornando cada vez mais complexos, exigindo ganhos significativos de desempenho com potência e tamanho limitados”, disse John Koeter, vice-presidente sênior de estratégia de marketing e propriedade intelectual da Synopsys. “Com o lançamento da nova arquitetura ARCv3 e dos núcleos ARC HS5x e HS6x, os desenvolvedores serão capazes de atender às crescentes demandas de desempenho de seus SoCs hoje e no futuro.”

Novas famílias de processadores Synopsys DesignWare ARC incluem núcleos de 32 bits HS56/HS57D/HS58 e kernels de 64 bits HS66/HS68. Os processadores recém-anunciados são direcionados a uma ampla gama de aplicações, como controladores de unidades de estado sólido (SSD), controladores de rede, pilotos automáticos de veículos, sistemas de infoentretenimento automotivo e muitos outros. Tendo em conta os crescentes requisitos de RAM, o ARC HD64x de 6 bits permitirá criar sistemas com 4,5 PB de DRAM, enquanto os dispositivos baseados em ARC HD5x terão que se limitar a volumes menores. No entanto, as quantidades reais de RAM suportadas provavelmente serão ditadas pelo sistema operacional usado, e as vantagens visíveis das CPUs de 64 bits serão ditadas por um pipeline mais amplo e um arquivo de registro maior.

Quanto às arquiteturas DesignWare ARC HS5x e DesignWare ARC HS6x, elas suportam o conjunto de instruções ARCv3, que pode ser estendido com instruções APEX (ARC Processor EXtensions) se algum dos clientes precisar de algo específico. Além disso, o ARC HS57D está equipado com um processador de sinal digital ARCv3DSP com suporte para 150 comandos. Os novos núcleos têm profundidade de pipeline de 10 estágios, podem executar duas instruções por ciclo de clock e também são equipados com uma unidade de ponto flutuante de 128 bits. Ao mesmo tempo, as versões mais avançadas de kernels suportam um cache de segundo nível (L2) de até 16 MB.

Falando em desempenho, a Synopsys afirma 3 DMIPS por MHz em cálculos inteiros, bem como 5,1 CoreMark por MHz, o que é muito bom para núcleos em miniatura com consumo mínimo de energia. Portanto, 3 DMIPS por MHz é maior do que processadores bastante poderosos Cortex-A55, enquanto 5,1 CoreMark por MHz é maior do que qualquer Processador ARM para microcontroladores.

Núcleos do processador Synopsys DesignWare ARC HS5x e HS6x
	HS5x			HS6x
	HS56	HS57D	HS58	HS66	HS68
Conjunto de comandos	ARCv3
Instruções APEX	Suportado
Capacidade	32 bits			64 bits
Instruções por ciclo	2
Comprimento do transportador	Etapas 10
DSP	-	ARCv3DSP 150 instruções	-	-	-
Precisão da FPU	FP16, FP32, FP64
Cluster de processador	12 núcleos
Aceleradores por cluster	16 reforços
L1	Cache de instruções + Cache de dados
L2	-	-	16 MB	-	16 MB
Memória Máxima	64 GB (dependendo do sistema operacional)			4,5 petabytes
Frequência (em t/p 16FFC)	1,8 GHz
DMIPS	5400 DMIPS por núcleo / 3 DMIPS por MHz
CoreMark	9180 CoreMark por núcleo / 5,1 CoreMark por MHz

Um dos principais recursos da nova família DesignWare ARC HS5x e DesignWare ARC HS6x é a capacidade de criar sistema em chip (SoC) com 12 núcleos de processador de uso geral e 16 aceleradores especializados. Cada núcleo/acelerador desse processador funciona em sua própria velocidade de clock e usa seu próprio subsistema de energia para maximizar a eficiência energética. Junto com os novos núcleos, a Synopsys também oferece uma conexão coerente de cache no chip com uma taxa de transferência de dados de 800 GB/s.

Este tipo de SoC baseado na arquitetura ARC não é muito comum hoje em dia, mas levando em consideração processadores promissores para sistemas de piloto automático, armazenamento de dados, controle de fluxo de dados, multi-cores e vários tipos de aceleradores serão muito úteis. Este último permitirá à Synopsys competir com núcleos ARM por espaço no SoC para essas aplicações, o que não acontecia antes. Assim, o fabricante de SSD Starblaze já se interessou pelos núcleos DesignWare ARC HS5x e DesignWare ARC HS6x.

“Os desenvolvedores embarcados de alto desempenho enfrentam continuamente novos desafios para alcançar alto desempenho com grandes quantidades de memória e restrições de energia e tamanho”, disse Bruce Cheng, cientista-chefe da Starblaze. “As capacidades multi-core dos novos processadores ARC HS32x de 5 bits e HS64x de 6 bits da Synopsys nos permitirão alcançar novos níveis de eficiência energética não oferecidos por outros processadores atualmente no mercado.”

A Synopsys começará a oferecer núcleos ARC HS56, HS57D, HS58, HS66, HS68, bem como suas versões multiprocessadores HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP, a partir do terceiro trimestre de 2020. Além disso, a empresa oferecerá o ARC MetaWare Development Toolkit para criação de chips baseados nesses núcleos, além de um simulador e verificador para verificar a funcionalidade do SoC antes da implementação em silício. Quanto ao suporte de sistemas operacionais, os novos kernels serão compatíveis com diversas distribuições Linux, Zephyr, bem como vários tipos de sistemas operacionais proprietários.

Fonte: 3dnews.ru